• 这一节主要讲解一下转置型FIR滤波器实现。 FIR滤波器的单位冲激响应h(n)可以表示为如下式:  对应转置型结构的FIR滤波器,如图1所示,抽头系数与上一节中讲解直接型FIR滤波器的实例相同,滤波器阶数为10。  图1 可以发现转置型结构不对输入数据寄存,而是对乘累加后的结果寄存,这样关键路径上只有1个乘法和1个加法操作,相比于直接型结构,延时缩短了不少。 综合得到结果如下: Number of Slice Registers: 1 Number of Slice LUTs: 18 Number of
  • 这一节主要讲解一下转置型FIR滤波器实现。 FIR滤波器的单位冲激响应h(n)可以表示为如下式: 对应转置型结构的FIR滤波器,如图1所示,抽头系数与上一节中讲解直接型FIR滤波器的实例相同,滤波器阶数为10。 图1 可以发现转置型结构不对输入数据寄存,而是对乘累加后的结果寄存,这样关键路径上只有1个乘法和1个加法操作,相比于直接型结构,延时缩短了不少。 综合得到结果如下: Number of Slice Registers: 1 Number of Slice LUTs: 18 Number of >>
  • 来源:www.61ic.com/FPGA/Xilinx/201211/45961.html
  • 3 实验结果 为验证DDR3控制器IP核的正确性, 将生成的代 码添加到ISE工程前对采用 MIG自动生成的测试模 块在 Xilinx ISE14.2编程环境下进行功能仿真 验证。该模块可以向存储器发出一系列读写命令,并对写人 的数据和读回的数据进行比较,从而验证控制器的正确性, 仿真结果如图6所示。 从图 6 可以看到phy_init_done信号置1 表 明 初 始 化 完 成, 否 则 为 0。 只 有 当app_en=1 和app_rdy=1, app_cmd和app_addr才能写人成功。 当
  • 3 实验结果 为验证DDR3控制器IP核的正确性, 将生成的代 码添加到ISE工程前对采用 MIG自动生成的测试模 块在 Xilinx ISE14.2编程环境下进行功能仿真 验证。该模块可以向存储器发出一系列读写命令,并对写人 的数据和读回的数据进行比较,从而验证控制器的正确性, 仿真结果如图6所示。 从图 6 可以看到phy_init_done信号置1 表 明 初 始 化 完 成, 否 则 为 0。 只 有 当app_en=1 和app_rdy=1, app_cmd和app_addr才能写人成功。 当 >>
  • 来源:xilinx.eetrend.com/article/7365
  • 。本设计对应的滤波器的幅频、相频特性如图3-4所示。  图3-3 FDAtool设计界面  图3-4 32阶线性相位线性滤波器幅频、相频特性(归一化截止频率为0.3) 3.3 线性滤波器电路软件设计及模拟仿真 本设计利用MATLAB可视化图形编辑工具,结合DSP Builder软件先画出课题所设计的线性相位的线性滤波器硬件电路结构图,如图3-5所示。同时根据线性滤波器的技术参数,使用MATLAB滤波器设计工具计算出线性滤波器的系数,然后把系数代入结构图中,初步完成线性滤波器的图形编辑。  图3-5 32阶
  • 。本设计对应的滤波器的幅频、相频特性如图3-4所示。 图3-3 FDAtool设计界面 图3-4 32阶线性相位线性滤波器幅频、相频特性(归一化截止频率为0.3) 3.3 线性滤波器电路软件设计及模拟仿真 本设计利用MATLAB可视化图形编辑工具,结合DSP Builder软件先画出课题所设计的线性相位的线性滤波器硬件电路结构图,如图3-5所示。同时根据线性滤波器的技术参数,使用MATLAB滤波器设计工具计算出线性滤波器的系数,然后把系数代入结构图中,初步完成线性滤波器的图形编辑。 图3-5 32阶 >>
  • 来源:www.1-fun.com/design/article/2012-8-26/690-1.html
  • 。本设计对应的滤波器的幅频、相频特性如图3-4所示。  图3-3 FDAtool设计界面  图3-4 32阶线性相位线性滤波器幅频、相频特性(归一化截止频率为0.3) 3.3 线性滤波器电路软件设计及模拟仿真 本设计利用MATLAB可视化图形编辑工具,结合DSP Builder软件先画出课题所设计的线性相位的线性滤波器硬件电路结构图,如图3-5所示。同时根据线性滤波器的技术参数,使用MATLAB滤波器设计工具计算出线性滤波器的系数,然后把系数代入结构图中,初步完成线性滤波器的图形编辑。  图3-5 32阶
  • 。本设计对应的滤波器的幅频、相频特性如图3-4所示。 图3-3 FDAtool设计界面 图3-4 32阶线性相位线性滤波器幅频、相频特性(归一化截止频率为0.3) 3.3 线性滤波器电路软件设计及模拟仿真 本设计利用MATLAB可视化图形编辑工具,结合DSP Builder软件先画出课题所设计的线性相位的线性滤波器硬件电路结构图,如图3-5所示。同时根据线性滤波器的技术参数,使用MATLAB滤波器设计工具计算出线性滤波器的系数,然后把系数代入结构图中,初步完成线性滤波器的图形编辑。 图3-5 32阶 >>
  • 来源:www.1-fun.com/design/article/2012-8-26/690-1.html
  • 10.2.5 FIR数字滤波器的设计 数字滤波器正在迅速代替传统的由R、L、C和运算放大器元件组成的模拟滤波器并日益成为DSP的一种主要处理环节。随着工艺的进步,CPLD/FPGA也可以用于前端数字信号处理的运算,如FIR滤波、IIR数字滤波、FFT等。 数字滤波器是语音与图像处理、模式识别、雷达信号处理以及频谱分析等应用中的一种基本的处理部件,它能满足滤波器对幅度和相位特性的严格要求,避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。 1.
  • 10.2.5 FIR数字滤波器的设计 数字滤波器正在迅速代替传统的由R、L、C和运算放大器元件组成的模拟滤波器并日益成为DSP的一种主要处理环节。随着工艺的进步,CPLD/FPGA也可以用于前端数字信号处理的运算,如FIR滤波、IIR数字滤波、FFT等。 数字滤波器是语音与图像处理、模式识别、雷达信号处理以及频谱分析等应用中的一种基本的处理部件,它能满足滤波器对幅度和相位特性的严格要求,避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。 1. >>
  • 来源:book.51cto.com/art/201008/218054.htm
  • 10.2.6 IIR数字滤波器的设计 与FIR滤波器相比,IIR滤波器能够使用较少的级数实现要求的滤波指标。对于同样的设计要求,FIR的阶数通常比IIR高5~10倍,从而增加了设计成本和信号延迟。更重要的是,IIR滤波器还可以利用模拟滤波器的设计成果,大大减小了设计滤波器的工作量。 1.
  • 10.2.6 IIR数字滤波器的设计 与FIR滤波器相比,IIR滤波器能够使用较少的级数实现要求的滤波指标。对于同样的设计要求,FIR的阶数通常比IIR高5~10倍,从而增加了设计成本和信号延迟。更重要的是,IIR滤波器还可以利用模拟滤波器的设计成果,大大减小了设计滤波器的工作量。 1. >>
  • 来源:book.51cto.com/art/201008/218055.htm
  • 由表1可见,椭圆滤波器给出的设计阶数比前两种低,而且频率特性较好,过渡带较窄,但是椭圆滤波器在通带上的非线性相位响应最明显。本系统选用椭圆函数滤波器进行设计。 1 原理分析 数字滤波器实际上是一个采用有限精度算法实现的线性非时变离散系统,它的设计步骤为:首先根据实际需要确定其性能指标,再求得系统函数H(z),最后采用有限精度算法实现。  根据需要,本系统的设计指标为:模拟信号采样频率为2MHz,每周期最少采样20点,即模拟信号的通带边缘频率为fp=100kHz,阻带边缘频率fs=1MHz,通带波动Rp不大
  • 由表1可见,椭圆滤波器给出的设计阶数比前两种低,而且频率特性较好,过渡带较窄,但是椭圆滤波器在通带上的非线性相位响应最明显。本系统选用椭圆函数滤波器进行设计。 1 原理分析 数字滤波器实际上是一个采用有限精度算法实现的线性非时变离散系统,它的设计步骤为:首先根据实际需要确定其性能指标,再求得系统函数H(z),最后采用有限精度算法实现。 根据需要,本系统的设计指标为:模拟信号采样频率为2MHz,每周期最少采样20点,即模拟信号的通带边缘频率为fp=100kHz,阻带边缘频率fs=1MHz,通带波动Rp不大 >>
  • 来源:www.ic37.com/htm_news/2008-1/2195_373027.htm
  • ASIC 和收发器。与每个 MIL-STD-1553 总线的连接是通过板载变压器实现的。最后,由一个或几个可编程的 FPGA 设备将 MIL-STD-1553 ASIC 连接到主系统,并提供更多的系统功能,如其它 I/O、存储器访问 和处理器接口等。   FPGA 有多种密度,通常以逻辑单元或门来度量。它们有多种形式架构,提供了丰富的 I/O 引脚可供使用。FPGA 还可提供内部存贮器。例如,当前由Xilinx 推出的一流的 FPGA 存贮容量比三年前约增加了 10 倍。而且还提高了内部速度,降低了成本。
  • ASIC 和收发器。与每个 MIL-STD-1553 总线的连接是通过板载变压器实现的。最后,由一个或几个可编程的 FPGA 设备将 MIL-STD-1553 ASIC 连接到主系统,并提供更多的系统功能,如其它 I/O、存储器访问 和处理器接口等。   FPGA 有多种密度,通常以逻辑单元或门来度量。它们有多种形式架构,提供了丰富的 I/O 引脚可供使用。FPGA 还可提供内部存贮器。例如,当前由Xilinx 推出的一流的 FPGA 存贮容量比三年前约增加了 10 倍。而且还提高了内部速度,降低了成本。 >>
  • 来源:myeducs.cn/lunwen-resource/FPGA/jiyu-FPGA-shejihangkongdianzi-system_1/
  • 下面对图10.15中【Filter DesignGuide】窗口的参量介绍如下。 Source Impedances为源阻抗,源阻抗的默认状态为50。 Load Impedances为负载阻抗,负载阻抗的默认状态为50。 First Element为滤波器第一个元器件的串并联方式,Parallel为并联方式,Series为串联方式,软件的默认状态为Parallel并联方式。 Order(N)为滤波器的阶数,滤波器的阶数与滤波器的元器件数相同 Response Type为滤波器响应的方式,滤波器响应的方式
  • 下面对图10.15中【Filter DesignGuide】窗口的参量介绍如下。 Source Impedances为源阻抗,源阻抗的默认状态为50。 Load Impedances为负载阻抗,负载阻抗的默认状态为50。 First Element为滤波器第一个元器件的串并联方式,Parallel为并联方式,Series为串联方式,软件的默认状态为Parallel并联方式。 Order(N)为滤波器的阶数,滤波器的阶数与滤波器的元器件数相同 Response Type为滤波器响应的方式,滤波器响应的方式 >>
  • 来源:book.51cto.com/art/201111/302702.htm
  • 2.4 單片機與液晶模塊接口 單片機使用C8051F020,它是一種高集成度的混合信號片上係統,有按8位端口組織的64個數字I/O引腳。液晶模塊采用ILI9320片上係統(SoC)驅動器,支持26萬色顯示,分辨率為240 RGBx320像素,圖像數據存儲區的大小為172 800字節。ILI9320與MCU之間有4種總線接口方法,分別為i80係統總線、串行總線、RGB總線和VSYNC總線。本係統中采用i80總線進行控製,通過讀使能(RDB)和寫使能(WRB)2條控製線進行讀寫操作,其中數據線的寬度為8位,
  • 2.4 單片機與液晶模塊接口 單片機使用C8051F020,它是一種高集成度的混合信號片上係統,有按8位端口組織的64個數字I/O引腳。液晶模塊采用ILI9320片上係統(SoC)驅動器,支持26萬色顯示,分辨率為240 RGBx320像素,圖像數據存儲區的大小為172 800字節。ILI9320與MCU之間有4種總線接口方法,分別為i80係統總線、串行總線、RGB總線和VSYNC總線。本係統中采用i80總線進行控製,通過讀使能(RDB)和寫使能(WRB)2條控製線進行讀寫操作,其中數據線的寬度為8位, >>
  • 来源:3g.autooo.net/utf8-classid34-id70567.html
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题,
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题, >>
  • 来源:www.myexception.cn/software/581690.html
  • 摘要:设计了基于FPGA 与ARM 芯片的数据采集系统,FPGA 负责控制A/D 转换器,保证了采样精度与处理速度,ARM 负责逻辑控制及与上位机交互的实现,并将采集到的数据通过USB 高速上传至主机进行实时处理。对模拟数据采集的测试结果达到了较高的采样精度和速度,验证了整个系统的高速性和可行性。 随着计算机技术与现代工业系统的发展,工业领域中对数据采集的精度和数据处理的实时性提出了更加苛刻的要求,以保证后续更加复杂的控制,而传统的数据采集系统一般采用A/D 芯片与主控芯片搭配的方法,处理速度慢、功能单一
  • 摘要:设计了基于FPGA 与ARM 芯片的数据采集系统,FPGA 负责控制A/D 转换器,保证了采样精度与处理速度,ARM 负责逻辑控制及与上位机交互的实现,并将采集到的数据通过USB 高速上传至主机进行实时处理。对模拟数据采集的测试结果达到了较高的采样精度和速度,验证了整个系统的高速性和可行性。 随着计算机技术与现代工业系统的发展,工业领域中对数据采集的精度和数据处理的实时性提出了更加苛刻的要求,以保证后续更加复杂的控制,而传统的数据采集系统一般采用A/D 芯片与主控芯片搭配的方法,处理速度慢、功能单一 >>
  • 来源:xilinx.eetrend.com/node/6449/vud-votes
  • 小] 关键字:rfid读写器 仓储管理 物流 摘 要:在分析RFID的物流仓储管理应用背景的基础上,对设计所用标签进行了简要说明,提出了一种RFID读写器设计方案,重点设计了RFID读写器硬件和软件模块。其中,硬件模块设计主要包括接收/发送模块、对外接口块、控制模块和供电管理模块;软件模块设计主要包括主程序设计和防冲突程序设计两部分。   读写器应用在物流储管理中,需要连接上层WMS系统,所以读写器工作在PC机监控之下,PC机与读写器以主从方式通信。如图5所示,本设计中由于收发芯片内部工作方式通过外部引脚
  • 小] 关键字:rfid读写器 仓储管理 物流 摘 要:在分析RFID的物流仓储管理应用背景的基础上,对设计所用标签进行了简要说明,提出了一种RFID读写器设计方案,重点设计了RFID读写器硬件和软件模块。其中,硬件模块设计主要包括接收/发送模块、对外接口块、控制模块和供电管理模块;软件模块设计主要包括主程序设计和防冲突程序设计两部分。   读写器应用在物流储管理中,需要连接上层WMS系统,所以读写器工作在PC机监控之下,PC机与读写器以主从方式通信。如图5所示,本设计中由于收发芯片内部工作方式通过外部引脚 >>
  • 来源:tech.yktchina.com/2007-7/3_2007721036408268.html
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题,
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题, >>
  • 来源:www.myexception.cn/software/581690.html
  • 图1 输入端口设计图   bRAM 仲裁器: 输入端口还包含了控制逻辑作出的仲裁决定。当选择一个非空的bRAM 时, 简单的Round-robin 的方式仲裁算法将会启用。当选择bRAM时,FSM 将会送出头部flit,解码出它的目的地址,并发送相应的要求。在所设计的路由器中采用XY 路由算法将大大简化了解码器的逻辑结构。根据XY 路由算法的通行路径许可,即将释放的请求线将会减少。   头译码器:在XY 路由算法中,头数据片一开始往X 轴方向走,当到达X 轴所在的目标地址时,就会往Y方向走。所有紧随着的
  • 图1 输入端口设计图   bRAM 仲裁器: 输入端口还包含了控制逻辑作出的仲裁决定。当选择一个非空的bRAM 时, 简单的Round-robin 的方式仲裁算法将会启用。当选择bRAM时,FSM 将会送出头部flit,解码出它的目的地址,并发送相应的要求。在所设计的路由器中采用XY 路由算法将大大简化了解码器的逻辑结构。根据XY 路由算法的通行路径许可,即将释放的请求线将会减少。   头译码器:在XY 路由算法中,头数据片一开始往X 轴方向走,当到达X 轴所在的目标地址时,就会往Y方向走。所有紧随着的 >>
  • 来源:application.weeqoo.com/2010/9/20109116335158738.html
  • 随着计算机测试技术的飞速发展,越来越多的外部设备通过串口与计算机进行通信,实现信息共享以及设备的集中控制和管理。利用串口进行通信具有结构简单、传输距离远、成本低廉等优点,被广泛应用于各个领域。同时,PCI(Peripheral Component Interconnect)总线是一种高性能32/64位局部总线,最大数据传输速率为132 Mb/s,可同时支持多组外设,数据吞吐量大,是目前应用最广泛、最流行的一种高速同步总线。因此,利用PCI总线实现上位机与外部设备的串口通信,可以提高通信能力。   由于大部
  • 随着计算机测试技术的飞速发展,越来越多的外部设备通过串口与计算机进行通信,实现信息共享以及设备的集中控制和管理。利用串口进行通信具有结构简单、传输距离远、成本低廉等优点,被广泛应用于各个领域。同时,PCI(Peripheral Component Interconnect)总线是一种高性能32/64位局部总线,最大数据传输速率为132 Mb/s,可同时支持多组外设,数据吞吐量大,是目前应用最广泛、最流行的一种高速同步总线。因此,利用PCI总线实现上位机与外部设备的串口通信,可以提高通信能力。   由于大部 >>
  • 来源:www.eeworm.com/app/embed/27002.html
  • 0 引言 统一潮流控制器(Unified Power Flow Con-troller,简称UPFC)是一种可以较大范围地控制电流使之按指定路经流动的设备,它可在保证输电线输送容量接近热稳定极限的同时又不至于过负荷。控制系统是UPFC的核心部分,它的主要功能是监测交流电网的传输和控制输出逆变波形,不但能使输出波形的频率跟定电网频率,而且可对输出波形的幅值和相位进行调节。 随着微电子技术的不断发展,各种新器件和新的设计方法不断出现,使得UPFC的控制系统设计也在不断发展。近年来,随着IC集成度的不断提高而出
  • 0 引言 统一潮流控制器(Unified Power Flow Con-troller,简称UPFC)是一种可以较大范围地控制电流使之按指定路经流动的设备,它可在保证输电线输送容量接近热稳定极限的同时又不至于过负荷。控制系统是UPFC的核心部分,它的主要功能是监测交流电网的传输和控制输出逆变波形,不但能使输出波形的频率跟定电网频率,而且可对输出波形的幅值和相位进行调节。 随着微电子技术的不断发展,各种新器件和新的设计方法不断出现,使得UPFC的控制系统设计也在不断发展。近年来,随着IC集成度的不断提高而出 >>
  • 来源:www.ic37.com/htm_tech/2008-1/10154_703825.htm