• 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题,
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题, >>
  • 来源:www.myexception.cn/software/581690.html
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题,
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题, >>
  • 来源:www.myexception.cn/software/581690.html
  • 这一节主要讲解一下转置型FIR滤波器实现。 FIR滤波器的单位冲激响应h(n)可以表示为如下式:  对应转置型结构的FIR滤波器,如图1所示,抽头系数与上一节中讲解直接型FIR滤波器的实例相同,滤波器阶数为10。  图1 可以发现转置型结构不对输入数据寄存,而是对乘累加后的结果寄存,这样关键路径上只有1个乘法和1个加法操作,相比于直接型结构,延时缩短了不少。 综合得到结果如下: Number of Slice Registers: 1 Number of Slice LUTs: 18 Number of
  • 这一节主要讲解一下转置型FIR滤波器实现。 FIR滤波器的单位冲激响应h(n)可以表示为如下式: 对应转置型结构的FIR滤波器,如图1所示,抽头系数与上一节中讲解直接型FIR滤波器的实例相同,滤波器阶数为10。 图1 可以发现转置型结构不对输入数据寄存,而是对乘累加后的结果寄存,这样关键路径上只有1个乘法和1个加法操作,相比于直接型结构,延时缩短了不少。 综合得到结果如下: Number of Slice Registers: 1 Number of Slice LUTs: 18 Number of >>
  • 来源:www.61ic.com/FPGA/Xilinx/201211/45961.html
  • 3 实验结果 为验证DDR3控制器IP核的正确性, 将生成的代 码添加到ISE工程前对采用 MIG自动生成的测试模 块在 Xilinx ISE14.2编程环境下进行功能仿真 验证。该模块可以向存储器发出一系列读写命令,并对写人 的数据和读回的数据进行比较,从而验证控制器的正确性, 仿真结果如图6所示。 从图 6 可以看到phy_init_done信号置1 表 明 初 始 化 完 成, 否 则 为 0。 只 有 当app_en=1 和app_rdy=1, app_cmd和app_addr才能写人成功。 当
  • 3 实验结果 为验证DDR3控制器IP核的正确性, 将生成的代 码添加到ISE工程前对采用 MIG自动生成的测试模 块在 Xilinx ISE14.2编程环境下进行功能仿真 验证。该模块可以向存储器发出一系列读写命令,并对写人 的数据和读回的数据进行比较,从而验证控制器的正确性, 仿真结果如图6所示。 从图 6 可以看到phy_init_done信号置1 表 明 初 始 化 完 成, 否 则 为 0。 只 有 当app_en=1 和app_rdy=1, app_cmd和app_addr才能写人成功。 当 >>
  • 来源:xilinx.eetrend.com/article/7365
  • 10.2.5 FIR数字滤波器的设计 数字滤波器正在迅速代替传统的由R、L、C和运算放大器元件组成的模拟滤波器并日益成为DSP的一种主要处理环节。随着工艺的进步,CPLD/FPGA也可以用于前端数字信号处理的运算,如FIR滤波、IIR数字滤波、FFT等。 数字滤波器是语音与图像处理、模式识别、雷达信号处理以及频谱分析等应用中的一种基本的处理部件,它能满足滤波器对幅度和相位特性的严格要求,避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。 1.
  • 10.2.5 FIR数字滤波器的设计 数字滤波器正在迅速代替传统的由R、L、C和运算放大器元件组成的模拟滤波器并日益成为DSP的一种主要处理环节。随着工艺的进步,CPLD/FPGA也可以用于前端数字信号处理的运算,如FIR滤波、IIR数字滤波、FFT等。 数字滤波器是语音与图像处理、模式识别、雷达信号处理以及频谱分析等应用中的一种基本的处理部件,它能满足滤波器对幅度和相位特性的严格要求,避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。 1. >>
  • 来源:book.51cto.com/art/201008/218054.htm
  •   要求 设计满是下列指标的带阻滤波器,在Z200Hz和2800 Hz处的最大衰减为1dB,在2300Hz和2700Hz处的最小衰减为50dB,信号源和负载阻抗为600。   解 将已知条件变换为几何对称的指标,首先计算几何中心频率。    对每个给定的阻带频率,利用方程(2.18)计算对应的几何频率。    必须选择一个能够在频率比1.
  •   要求 设计满是下列指标的带阻滤波器,在Z200Hz和2800 Hz处的最大衰减为1dB,在2300Hz和2700Hz处的最小衰减为50dB,信号源和负载阻抗为600。   解 将已知条件变换为几何对称的指标,首先计算几何中心频率。   对每个给定的阻带频率,利用方程(2.18)计算对应的几何频率。   必须选择一个能够在频率比1. >>
  • 来源:data.weeqoo.com/2008/11/200811785344148821.html
  • 。本设计对应的滤波器的幅频、相频特性如图3-4所示。  图3-3 FDAtool设计界面  图3-4 32阶线性相位线性滤波器幅频、相频特性(归一化截止频率为0.3) 3.3 线性滤波器电路软件设计及模拟仿真 本设计利用MATLAB可视化图形编辑工具,结合DSP Builder软件先画出课题所设计的线性相位的线性滤波器硬件电路结构图,如图3-5所示。同时根据线性滤波器的技术参数,使用MATLAB滤波器设计工具计算出线性滤波器的系数,然后把系数代入结构图中,初步完成线性滤波器的图形编辑。  图3-5 32阶
  • 。本设计对应的滤波器的幅频、相频特性如图3-4所示。 图3-3 FDAtool设计界面 图3-4 32阶线性相位线性滤波器幅频、相频特性(归一化截止频率为0.3) 3.3 线性滤波器电路软件设计及模拟仿真 本设计利用MATLAB可视化图形编辑工具,结合DSP Builder软件先画出课题所设计的线性相位的线性滤波器硬件电路结构图,如图3-5所示。同时根据线性滤波器的技术参数,使用MATLAB滤波器设计工具计算出线性滤波器的系数,然后把系数代入结构图中,初步完成线性滤波器的图形编辑。 图3-5 32阶 >>
  • 来源:www.1-fun.com/design/article/2012-8-26/690-1.html
  • 摘要:文章描述了复位的定义,分类及不同复位设计的影响,并讨论了针对FPGA和CPLD的内部自复位方案。 1、定义 复位信号是一个脉冲信号,它会使设计的电路进入设定的初始化状态,一般它作用于寄存器,使寄存器初始化为设定值;其脉冲有效时间长度必须大于信号到达寄存器的最大时延,这样才有可能保证复位的可靠性。 下面将讨论FPGA/CPLD的复位电路设计。 2、分类及不同复位设计的影响 根据电路设计,复位可分为异步复位和同步复位。 对于异步复位,电路对复位信号是电平敏感的,如果复位信号受到干扰,如出现短暂的脉冲跳变
  • 摘要:文章描述了复位的定义,分类及不同复位设计的影响,并讨论了针对FPGA和CPLD的内部自复位方案。 1、定义 复位信号是一个脉冲信号,它会使设计的电路进入设定的初始化状态,一般它作用于寄存器,使寄存器初始化为设定值;其脉冲有效时间长度必须大于信号到达寄存器的最大时延,这样才有可能保证复位的可靠性。 下面将讨论FPGA/CPLD的复位电路设计。 2、分类及不同复位设计的影响 根据电路设计,复位可分为异步复位和同步复位。 对于异步复位,电路对复位信号是电平敏感的,如果复位信号受到干扰,如出现短暂的脉冲跳变 >>
  • 来源:www.xianjichina.com/news/details_9872.html
  • 管理便捷 • 全新可视液晶显示屏,可以清晰显示 UPS的状态和参数信息(七种语言可供选择)。增强的功能配置也可通过便捷的导航键进行操作。 • 业内首创, 5PX UPS可通过计量能耗来优化管理输出插座组。 KWh数据可通过液晶显示屏或者伊顿智能监控软件 IPP/IPM进行监控。 • 负载分区控制( Load segment)可以优先关闭非主要设备,确保电池电量可为主要设备提供尽可能长的电力供应。负载分区( Load segment)设置也可用于远程重启锁定的网络设备,或
  • 管理便捷 • 全新可视液晶显示屏,可以清晰显示 UPS的状态和参数信息(七种语言可供选择)。增强的功能配置也可通过便捷的导航键进行操作。 • 业内首创, 5PX UPS可通过计量能耗来优化管理输出插座组。 KWh数据可通过液晶显示屏或者伊顿智能监控软件 IPP/IPM进行监控。 • 负载分区控制( Load segment)可以优先关闭非主要设备,确保电池电量可为主要设备提供尽可能长的电力供应。负载分区( Load segment)设置也可用于远程重启锁定的网络设备,或 >>
  • 来源:www.jdzj.com/p3/2016-11-25/3085977.html
  • 另外?熏模块中的五个系数定义为常数,以节省硬件资源,并且采用0舍1入法进行数据处理,尽量提高数据运算精度。VHDL程序如下: entity smultadd1 is port (clk_regbt,clk_reg: in std_logic: x0,x1,x2,y0,y1:in std_logic_vector(9 downto 0); yout: out std_logic_vector(9 downto 0)); end smultadd1; architecture behav of smultad
  • 另外?熏模块中的五个系数定义为常数,以节省硬件资源,并且采用0舍1入法进行数据处理,尽量提高数据运算精度。VHDL程序如下: entity smultadd1 is port (clk_regbt,clk_reg: in std_logic: x0,x1,x2,y0,y1:in std_logic_vector(9 downto 0); yout: out std_logic_vector(9 downto 0)); end smultadd1; architecture behav of smultad >>
  • 来源:lunwen.freekaoyan.com/ligonglunwen/dianzi/20061026/10238.shtml
  •   摘要:提出了利用多软件平台进行FIR数字滤波器的协同设计,改变了传统的只用硬件电路设计的方法,将整个数字滤波系统的硬件设计趋于软件化,采用Lattice公司的可编程模拟器件ispPAC20和Altera公司的FPGA设计架构整个FIR滤波器实验系统。由于ispPAC20和FPGA器件的高度集成化以及结构的可重构、可编程,使开发人员随时可重复配置满足各种性能要求的滤波器系统,将整个系统变得更小型化、更易于升级维护且更灵活。   0 引言   1992年美国Lattice公司发明了在系统可编程技术,彻底改
  •   摘要:提出了利用多软件平台进行FIR数字滤波器的协同设计,改变了传统的只用硬件电路设计的方法,将整个数字滤波系统的硬件设计趋于软件化,采用Lattice公司的可编程模拟器件ispPAC20和Altera公司的FPGA设计架构整个FIR滤波器实验系统。由于ispPAC20和FPGA器件的高度集成化以及结构的可重构、可编程,使开发人员随时可重复配置满足各种性能要求的滤波器系统,将整个系统变得更小型化、更易于升级维护且更灵活。   0 引言   1992年美国Lattice公司发明了在系统可编程技术,彻底改 >>
  • 来源:www.laogu.com/cms/xw_250674.htm
  • DDS技术最初是作为频率合成技术提出的,由于其易于控制,相位连续,输出频率稳定度高,分辨率高, 频率转换速度快等优点,现在被广泛应用于任意波形发生器(AWG)。基于DDS技术的任意波形发生器用高速存储器作为查找表,通过高速D/A转换器来合成出存储在存储器内的波形。所以它不仅能产生正弦、余弦、方波、三角波和锯齿波等常见波形,而且还可以利用各种编辑手段,产生传统函数发生器所不能产生的真正意义上的任意波形。
  • DDS技术最初是作为频率合成技术提出的,由于其易于控制,相位连续,输出频率稳定度高,分辨率高, 频率转换速度快等优点,现在被广泛应用于任意波形发生器(AWG)。基于DDS技术的任意波形发生器用高速存储器作为查找表,通过高速D/A转换器来合成出存储在存储器内的波形。所以它不仅能产生正弦、余弦、方波、三角波和锯齿波等常见波形,而且还可以利用各种编辑手段,产生传统函数发生器所不能产生的真正意义上的任意波形。 >>
  • 来源:www.cnblogs.com/yfwblog/p/4515375.html
  • 在图 5-93 的窗口中,可以进行模型文件到 VHDL 文件的转换、综合和适配,上述的过程,在 5.2.3节已经讲过,这里遵循相同的步骤,设置参照图 5-93,Main Clock 设为20ns,即 50MHz, 。用户可以单步执行步骤 1、2 和3,也可以点击 Execute steps1,2 and 3 一步执行。  如果转换、综合和适配都通过了,就可以进行时序的仿真了。启动 Quartus II,打开SignalCompiler 转化生成的硬件工程(在模型文件所在的文件夹中) 。对该工程进行编译,编
  • 在图 5-93 的窗口中,可以进行模型文件到 VHDL 文件的转换、综合和适配,上述的过程,在 5.2.3节已经讲过,这里遵循相同的步骤,设置参照图 5-93,Main Clock 设为20ns,即 50MHz, 。用户可以单步执行步骤 1、2 和3,也可以点击 Execute steps1,2 and 3 一步执行。 如果转换、综合和适配都通过了,就可以进行时序的仿真了。启动 Quartus II,打开SignalCompiler 转化生成的硬件工程(在模型文件所在的文件夹中) 。对该工程进行编译,编 >>
  • 来源:ptpress.eefocus.com/book/08-11/583811276058866_5.html
  • 0 引言 统一潮流控制器(Unified Power Flow Con-troller,简称UPFC)是一种可以较大范围地控制电流使之按指定路经流动的设备,它可在保证输电线输送容量接近热稳定极限的同时又不至于过负荷。控制系统是UPFC的核心部分,它的主要功能是监测交流电网的传输和控制输出逆变波形,不但能使输出波形的频率跟定电网频率,而且可对输出波形的幅值和相位进行调节。 随着微电子技术的不断发展,各种新器件和新的设计方法不断出现,使得UPFC的控制系统设计也在不断发展。近年来,随着IC集成度的不断提高而出
  • 0 引言 统一潮流控制器(Unified Power Flow Con-troller,简称UPFC)是一种可以较大范围地控制电流使之按指定路经流动的设备,它可在保证输电线输送容量接近热稳定极限的同时又不至于过负荷。控制系统是UPFC的核心部分,它的主要功能是监测交流电网的传输和控制输出逆变波形,不但能使输出波形的频率跟定电网频率,而且可对输出波形的幅值和相位进行调节。 随着微电子技术的不断发展,各种新器件和新的设计方法不断出现,使得UPFC的控制系统设计也在不断发展。近年来,随着IC集成度的不断提高而出 >>
  • 来源:www.ic37.com/htm_tech/2008-1/10154_703825.htm
  • 概要 本章主要介绍如何使用Altium创新电子设计平台进行基本的FPGA设计,包括在Altium Designer中建立FPGA工程;针对Desktop NanoBoard子板上的FPGA器件编译设计;对设计进行分析和处理;完成对FPGA的下载。本章最后对层级设计和虚拟仪器的使用进行了简要的介绍。 Altium创新电子设计平台结合了Altium Designer软件平台和Desktop NanoBoard可重构硬件平台,可提供FPGA实时设计所需的所有工具和技术,包括输入、执行、检查和调试等。 Altiu
  • 概要 本章主要介绍如何使用Altium创新电子设计平台进行基本的FPGA设计,包括在Altium Designer中建立FPGA工程;针对Desktop NanoBoard子板上的FPGA器件编译设计;对设计进行分析和处理;完成对FPGA的下载。本章最后对层级设计和虚拟仪器的使用进行了简要的介绍。 Altium创新电子设计平台结合了Altium Designer软件平台和Desktop NanoBoard可重构硬件平台,可提供FPGA实时设计所需的所有工具和技术,包括输入、执行、检查和调试等。 Altiu >>
  • 来源:test.altium.com/pages/viewpage.action?pageId=27168241
  • 摘要:设计了基于FPGA 与ARM 芯片的数据采集系统,FPGA 负责控制A/D 转换器,保证了采样精度与处理速度,ARM 负责逻辑控制及与上位机交互的实现,并将采集到的数据通过USB 高速上传至主机进行实时处理。对模拟数据采集的测试结果达到了较高的采样精度和速度,验证了整个系统的高速性和可行性。 随着计算机技术与现代工业系统的发展,工业领域中对数据采集的精度和数据处理的实时性提出了更加苛刻的要求,以保证后续更加复杂的控制,而传统的数据采集系统一般采用A/D 芯片与主控芯片搭配的方法,处理速度慢、功能单一
  • 摘要:设计了基于FPGA 与ARM 芯片的数据采集系统,FPGA 负责控制A/D 转换器,保证了采样精度与处理速度,ARM 负责逻辑控制及与上位机交互的实现,并将采集到的数据通过USB 高速上传至主机进行实时处理。对模拟数据采集的测试结果达到了较高的采样精度和速度,验证了整个系统的高速性和可行性。 随着计算机技术与现代工业系统的发展,工业领域中对数据采集的精度和数据处理的实时性提出了更加苛刻的要求,以保证后续更加复杂的控制,而传统的数据采集系统一般采用A/D 芯片与主控芯片搭配的方法,处理速度慢、功能单一 >>
  • 来源:xilinx.eetrend.com/node/6449/vud-votes
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题,
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题, >>
  • 来源:www.myexception.cn/software/581690.html