• 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题,
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题, >>
  • 来源:www.myexception.cn/software/581690.html
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题,
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题, >>
  • 来源:www.myexception.cn/software/581690.html
  • 这一节主要讲解一下转置型FIR滤波器实现。 FIR滤波器的单位冲激响应h(n)可以表示为如下式:  对应转置型结构的FIR滤波器,如图1所示,抽头系数与上一节中讲解直接型FIR滤波器的实例相同,滤波器阶数为10。  图1 可以发现转置型结构不对输入数据寄存,而是对乘累加后的结果寄存,这样关键路径上只有1个乘法和1个加法操作,相比于直接型结构,延时缩短了不少。 综合得到结果如下: Number of Slice Registers: 1 Number of Slice LUTs: 18 Number of
  • 这一节主要讲解一下转置型FIR滤波器实现。 FIR滤波器的单位冲激响应h(n)可以表示为如下式: 对应转置型结构的FIR滤波器,如图1所示,抽头系数与上一节中讲解直接型FIR滤波器的实例相同,滤波器阶数为10。 图1 可以发现转置型结构不对输入数据寄存,而是对乘累加后的结果寄存,这样关键路径上只有1个乘法和1个加法操作,相比于直接型结构,延时缩短了不少。 综合得到结果如下: Number of Slice Registers: 1 Number of Slice LUTs: 18 Number of >>
  • 来源:www.61ic.com/FPGA/Xilinx/201211/45961.html
  • 3 实验结果 为验证DDR3控制器IP核的正确性, 将生成的代 码添加到ISE工程前对采用 MIG自动生成的测试模 块在 Xilinx ISE14.2编程环境下进行功能仿真 验证。该模块可以向存储器发出一系列读写命令,并对写人 的数据和读回的数据进行比较,从而验证控制器的正确性, 仿真结果如图6所示。 从图 6 可以看到phy_init_done信号置1 表 明 初 始 化 完 成, 否 则 为 0。 只 有 当app_en=1 和app_rdy=1, app_cmd和app_addr才能写人成功。 当
  • 3 实验结果 为验证DDR3控制器IP核的正确性, 将生成的代 码添加到ISE工程前对采用 MIG自动生成的测试模 块在 Xilinx ISE14.2编程环境下进行功能仿真 验证。该模块可以向存储器发出一系列读写命令,并对写人 的数据和读回的数据进行比较,从而验证控制器的正确性, 仿真结果如图6所示。 从图 6 可以看到phy_init_done信号置1 表 明 初 始 化 完 成, 否 则 为 0。 只 有 当app_en=1 和app_rdy=1, app_cmd和app_addr才能写人成功。 当 >>
  • 来源:xilinx.eetrend.com/article/7365
  • 经过计算,设定的电阻值分别为R8=68 ,R9=43 ,这样射频频率为125 kHz。 1.2.3 天线模块 该系统设计的天线模块只涉及到电容,电阻和线圈,但是对于各个元器件的选值是比较精确的。从U2270B的Coil1和Coil2端口出来经电容,电阻和 线圈组成一个IC串联谐振选频回路,其作用就是从众多频率中选出有用信号,滤除或抑制无用信号。由串联谐振电路的谐振角频率可知谐振频率:
  • 经过计算,设定的电阻值分别为R8=68 ,R9=43 ,这样射频频率为125 kHz。 1.2.3 天线模块 该系统设计的天线模块只涉及到电容,电阻和线圈,但是对于各个元器件的选值是比较精确的。从U2270B的Coil1和Coil2端口出来经电容,电阻和 线圈组成一个IC串联谐振选频回路,其作用就是从众多频率中选出有用信号,滤除或抑制无用信号。由串联谐振电路的谐振角频率可知谐振频率: >>
  • 来源:www.dzsc.com/data/2016-8-16/110439.html
  • 10.2.5 FIR数字滤波器的设计 数字滤波器正在迅速代替传统的由R、L、C和运算放大器元件组成的模拟滤波器并日益成为DSP的一种主要处理环节。随着工艺的进步,CPLD/FPGA也可以用于前端数字信号处理的运算,如FIR滤波、IIR数字滤波、FFT等。 数字滤波器是语音与图像处理、模式识别、雷达信号处理以及频谱分析等应用中的一种基本的处理部件,它能满足滤波器对幅度和相位特性的严格要求,避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。 1.
  • 10.2.5 FIR数字滤波器的设计 数字滤波器正在迅速代替传统的由R、L、C和运算放大器元件组成的模拟滤波器并日益成为DSP的一种主要处理环节。随着工艺的进步,CPLD/FPGA也可以用于前端数字信号处理的运算,如FIR滤波、IIR数字滤波、FFT等。 数字滤波器是语音与图像处理、模式识别、雷达信号处理以及频谱分析等应用中的一种基本的处理部件,它能满足滤波器对幅度和相位特性的严格要求,避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。 1. >>
  • 来源:book.51cto.com/art/201008/218054.htm
  • 管理便捷 • 全新可视液晶显示屏,可以清晰显示 UPS的状态和参数信息(七种语言可供选择)。增强的功能配置也可通过便捷的导航键进行操作。 • 业内首创, 5PX UPS可通过计量能耗来优化管理输出插座组。 KWh数据可通过液晶显示屏或者伊顿智能监控软件 IPP/IPM进行监控。 • 负载分区控制( Load segment)可以优先关闭非主要设备,确保电池电量可为主要设备提供尽可能长的电力供应。负载分区( Load segment)设置也可用于远程重启锁定的网络设备,或
  • 管理便捷 • 全新可视液晶显示屏,可以清晰显示 UPS的状态和参数信息(七种语言可供选择)。增强的功能配置也可通过便捷的导航键进行操作。 • 业内首创, 5PX UPS可通过计量能耗来优化管理输出插座组。 KWh数据可通过液晶显示屏或者伊顿智能监控软件 IPP/IPM进行监控。 • 负载分区控制( Load segment)可以优先关闭非主要设备,确保电池电量可为主要设备提供尽可能长的电力供应。负载分区( Load segment)设置也可用于远程重启锁定的网络设备,或 >>
  • 来源:www.jdzj.com/p3/2016-11-25/3085977.html
  • 摘要:文章描述了复位的定义,分类及不同复位设计的影响,并讨论了针对FPGA和CPLD的内部自复位方案。 1、定义 复位信号是一个脉冲信号,它会使设计的电路进入设定的初始化状态,一般它作用于寄存器,使寄存器初始化为设定值;其脉冲有效时间长度必须大于信号到达寄存器的最大时延,这样才有可能保证复位的可靠性。 下面将讨论FPGA/CPLD的复位电路设计。 2、分类及不同复位设计的影响 根据电路设计,复位可分为异步复位和同步复位。 对于异步复位,电路对复位信号是电平敏感的,如果复位信号受到干扰,如出现短暂的脉冲跳变
  • 摘要:文章描述了复位的定义,分类及不同复位设计的影响,并讨论了针对FPGA和CPLD的内部自复位方案。 1、定义 复位信号是一个脉冲信号,它会使设计的电路进入设定的初始化状态,一般它作用于寄存器,使寄存器初始化为设定值;其脉冲有效时间长度必须大于信号到达寄存器的最大时延,这样才有可能保证复位的可靠性。 下面将讨论FPGA/CPLD的复位电路设计。 2、分类及不同复位设计的影响 根据电路设计,复位可分为异步复位和同步复位。 对于异步复位,电路对复位信号是电平敏感的,如果复位信号受到干扰,如出现短暂的脉冲跳变 >>
  • 来源:www.xianjichina.com/news/details_9872.html
  • 2.4 單片機與液晶模塊接口 單片機使用C8051F020,它是一種高集成度的混合信號片上係統,有按8位端口組織的64個數字I/O引腳。液晶模塊采用ILI9320片上係統(SoC)驅動器,支持26萬色顯示,分辨率為240 RGBx320像素,圖像數據存儲區的大小為172 800字節。ILI9320與MCU之間有4種總線接口方法,分別為i80係統總線、串行總線、RGB總線和VSYNC總線。本係統中采用i80總線進行控製,通過讀使能(RDB)和寫使能(WRB)2條控製線進行讀寫操作,其中數據線的寬度為8位,
  • 2.4 單片機與液晶模塊接口 單片機使用C8051F020,它是一種高集成度的混合信號片上係統,有按8位端口組織的64個數字I/O引腳。液晶模塊采用ILI9320片上係統(SoC)驅動器,支持26萬色顯示,分辨率為240 RGBx320像素,圖像數據存儲區的大小為172 800字節。ILI9320與MCU之間有4種總線接口方法,分別為i80係統總線、串行總線、RGB總線和VSYNC總線。本係統中采用i80總線進行控製,通過讀使能(RDB)和寫使能(WRB)2條控製線進行讀寫操作,其中數據線的寬度為8位, >>
  • 来源:3g.autooo.net/utf8-classid34-id70567.html
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题,
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题, >>
  • 来源:www.myexception.cn/software/581690.html
  • 3.用MATLAB设计FIR滤波器   MATLAB中的FDATOOL是一个功能强大的设计、分析滤波器的工具。通过设置相关参数,从MATLAB工作空间导出滤波器,直接指定滤波器系数,可以快速设计出FIR或者IIR数字滤波器。FDATOOL同时提供了滤波器分析工具,例如级数图、相位响应图和零极点图[4]。   本设计实现的是高速FIR低通滤波器对语音信号进行滤波。语音信号的频率范围是100-4500Hz,因此FIR滤波器的采样频率定为9000Hz,低通滤波器的截止频率定为4000Hz,选择汉明窗函数,阻带最
  • 3.用MATLAB设计FIR滤波器   MATLAB中的FDATOOL是一个功能强大的设计、分析滤波器的工具。通过设置相关参数,从MATLAB工作空间导出滤波器,直接指定滤波器系数,可以快速设计出FIR或者IIR数字滤波器。FDATOOL同时提供了滤波器分析工具,例如级数图、相位响应图和零极点图[4]。   本设计实现的是高速FIR低通滤波器对语音信号进行滤波。语音信号的频率范围是100-4500Hz,因此FIR滤波器的采样频率定为9000Hz,低通滤波器的截止频率定为4000Hz,选择汉明窗函数,阻带最 >>
  • 来源:www.lunwenf.com/jisuanjilunwen/7072_2.html
  • DDS技术最初是作为频率合成技术提出的,由于其易于控制,相位连续,输出频率稳定度高,分辨率高, 频率转换速度快等优点,现在被广泛应用于任意波形发生器(AWG)。基于DDS技术的任意波形发生器用高速存储器作为查找表,通过高速D/A转换器来合成出存储在存储器内的波形。所以它不仅能产生正弦、余弦、方波、三角波和锯齿波等常见波形,而且还可以利用各种编辑手段,产生传统函数发生器所不能产生的真正意义上的任意波形。
  • DDS技术最初是作为频率合成技术提出的,由于其易于控制,相位连续,输出频率稳定度高,分辨率高, 频率转换速度快等优点,现在被广泛应用于任意波形发生器(AWG)。基于DDS技术的任意波形发生器用高速存储器作为查找表,通过高速D/A转换器来合成出存储在存储器内的波形。所以它不仅能产生正弦、余弦、方波、三角波和锯齿波等常见波形,而且还可以利用各种编辑手段,产生传统函数发生器所不能产生的真正意义上的任意波形。 >>
  • 来源:www.cnblogs.com/yfwblog/p/4515375.html
  • 概要 本章主要介绍如何使用Altium创新电子设计平台进行基本的FPGA设计,包括在Altium Designer中建立FPGA工程;针对Desktop NanoBoard子板上的FPGA器件编译设计;对设计进行分析和处理;完成对FPGA的下载。本章最后对层级设计和虚拟仪器的使用进行了简要的介绍。 Altium创新电子设计平台结合了Altium Designer软件平台和Desktop NanoBoard可重构硬件平台,可提供FPGA实时设计所需的所有工具和技术,包括输入、执行、检查和调试等。 Altiu
  • 概要 本章主要介绍如何使用Altium创新电子设计平台进行基本的FPGA设计,包括在Altium Designer中建立FPGA工程;针对Desktop NanoBoard子板上的FPGA器件编译设计;对设计进行分析和处理;完成对FPGA的下载。本章最后对层级设计和虚拟仪器的使用进行了简要的介绍。 Altium创新电子设计平台结合了Altium Designer软件平台和Desktop NanoBoard可重构硬件平台,可提供FPGA实时设计所需的所有工具和技术,包括输入、执行、检查和调试等。 Altiu >>
  • 来源:test.altium.com/pages/viewpage.action?pageId=27168241
  • 摘要:设计了基于FPGA 与ARM 芯片的数据采集系统,FPGA 负责控制A/D 转换器,保证了采样精度与处理速度,ARM 负责逻辑控制及与上位机交互的实现,并将采集到的数据通过USB 高速上传至主机进行实时处理。对模拟数据采集的测试结果达到了较高的采样精度和速度,验证了整个系统的高速性和可行性。 随着计算机技术与现代工业系统的发展,工业领域中对数据采集的精度和数据处理的实时性提出了更加苛刻的要求,以保证后续更加复杂的控制,而传统的数据采集系统一般采用A/D 芯片与主控芯片搭配的方法,处理速度慢、功能单一
  • 摘要:设计了基于FPGA 与ARM 芯片的数据采集系统,FPGA 负责控制A/D 转换器,保证了采样精度与处理速度,ARM 负责逻辑控制及与上位机交互的实现,并将采集到的数据通过USB 高速上传至主机进行实时处理。对模拟数据采集的测试结果达到了较高的采样精度和速度,验证了整个系统的高速性和可行性。 随着计算机技术与现代工业系统的发展,工业领域中对数据采集的精度和数据处理的实时性提出了更加苛刻的要求,以保证后续更加复杂的控制,而传统的数据采集系统一般采用A/D 芯片与主控芯片搭配的方法,处理速度慢、功能单一 >>
  • 来源:xilinx.eetrend.com/node/6449/vud-votes
  • 2.2 FFT的设计实现 因为文中采用串行结构,所以FFT部分直接采用Xilinx芯片内部提供的IP Core即可。数据进入FFT模块时,按各个信道顺序输入,但根据FFT的计算方法可知,经过蝶形运算后,输出结果的顺序会发生改变,此时可根据模块中输出口xK_index的值辨认某个周期输出的是第几信道的计算结果。因此在FPGA中做后续逻辑时,需注意计算结果与相应序号要保持对齐,以免计算错误。 3 Matlab仿真分析 利用Matlab进行仿真验证。采样频率为64MHz,带宽1MHz,若输入为实信号频率为15
  • 2.2 FFT的设计实现 因为文中采用串行结构,所以FFT部分直接采用Xilinx芯片内部提供的IP Core即可。数据进入FFT模块时,按各个信道顺序输入,但根据FFT的计算方法可知,经过蝶形运算后,输出结果的顺序会发生改变,此时可根据模块中输出口xK_index的值辨认某个周期输出的是第几信道的计算结果。因此在FPGA中做后续逻辑时,需注意计算结果与相应序号要保持对齐,以免计算错误。 3 Matlab仿真分析 利用Matlab进行仿真验证。采样频率为64MHz,带宽1MHz,若输入为实信号频率为15 >>
  • 来源:xilinx.eetrend.com/article/7138
  • 1 引言 直接数字频率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽样定理理论和现代器件生产技术发展的一种新的频率合成技术。与第二代基于锁相环频率合成技术相比,DDS具有频率切换时间短、频率分辨率高、相位可连续变化和输出波形灵活等优点,因此,广泛应用于教学科研、通信、雷达、自动控制和电子测量等领域。该技术的常用方法是利用性能优良的DDS专用器件,搭积木式设计电路,这种搭积木式设计电路方法虽然直观,但DDS专用器件价格较贵,输出波形单一,使用受到一定限制,特别不适合
  • 1 引言 直接数字频率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽样定理理论和现代器件生产技术发展的一种新的频率合成技术。与第二代基于锁相环频率合成技术相比,DDS具有频率切换时间短、频率分辨率高、相位可连续变化和输出波形灵活等优点,因此,广泛应用于教学科研、通信、雷达、自动控制和电子测量等领域。该技术的常用方法是利用性能优良的DDS专用器件,搭积木式设计电路,这种搭积木式设计电路方法虽然直观,但DDS专用器件价格较贵,输出波形单一,使用受到一定限制,特别不适合 >>
  • 来源:www.qc99.com/baike/dianzibaike/qianrushi/070319364.html
  •   本系统整体设计基于DE2开发平台,采用基于Nios II的SOPC技术。采用这种解决方案的优点是实现了片上系统,减少了系统的物理体积和总体功耗;同时系统控制核心都在FPGA内部实现,可以极为方便地更新和升级系统,大大地提高了系统的通用性和可维护性。此外,由于本系统需要大量的高速数据运算,在设计中作者充分利用了Cyclone II 芯片的丰富的硬件乘法器,实现了语音信号的端点检测模块,FFT快速傅立叶变换模块,DCT离散余弦变换模块等硬件设计模块。为了提高系统的整体性能,作者充分利用了FPGA的高速并
  •   本系统整体设计基于DE2开发平台,采用基于Nios II的SOPC技术。采用这种解决方案的优点是实现了片上系统,减少了系统的物理体积和总体功耗;同时系统控制核心都在FPGA内部实现,可以极为方便地更新和升级系统,大大地提高了系统的通用性和可维护性。此外,由于本系统需要大量的高速数据运算,在设计中作者充分利用了Cyclone II 芯片的丰富的硬件乘法器,实现了语音信号的端点检测模块,FFT快速傅立叶变换模块,DCT离散余弦变换模块等硬件设计模块。为了提高系统的整体性能,作者充分利用了FPGA的高速并 >>
  • 来源:ee.ofweek.com/2014-12/ART-11000-2811-28913833.html