• 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题,
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题, >>
  • 来源:www.myexception.cn/software/581690.html
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题,
  • 深入浅出FPGA-4-数字电路设计基础 引言 做FPGA研发,知道一点数字电路设计的基础知识是必要的,不然的话会逐渐变成一个会HDL语言的软件工程师,这是我们都不想发生的事情,尤其是对我这样的从软件行业转行过来的人。随着综合工具及自动布局布线工具的快速发展,日益完善与成熟,FPGA工程师跟电路打交道的机会越来越少,致使我们越来越不清楚实际电路的样子了,所以这一节就说一些数字电路的内容,回忆一下数字电路的本来摸样,门电路长什么样;触发器为什么叫触发器;给你一个电路图,怎么得到状态转移图;给你一个实际问题, >>
  • 来源:www.myexception.cn/software/581690.html
  • 这一节主要讲解一下转置型FIR滤波器实现。 FIR滤波器的单位冲激响应h(n)可以表示为如下式:  对应转置型结构的FIR滤波器,如图1所示,抽头系数与上一节中讲解直接型FIR滤波器的实例相同,滤波器阶数为10。  图1 可以发现转置型结构不对输入数据寄存,而是对乘累加后的结果寄存,这样关键路径上只有1个乘法和1个加法操作,相比于直接型结构,延时缩短了不少。 综合得到结果如下: Number of Slice Registers: 1 Number of Slice LUTs: 18 Number of
  • 这一节主要讲解一下转置型FIR滤波器实现。 FIR滤波器的单位冲激响应h(n)可以表示为如下式: 对应转置型结构的FIR滤波器,如图1所示,抽头系数与上一节中讲解直接型FIR滤波器的实例相同,滤波器阶数为10。 图1 可以发现转置型结构不对输入数据寄存,而是对乘累加后的结果寄存,这样关键路径上只有1个乘法和1个加法操作,相比于直接型结构,延时缩短了不少。 综合得到结果如下: Number of Slice Registers: 1 Number of Slice LUTs: 18 Number of >>
  • 来源:www.61ic.com/FPGA/Xilinx/201211/45961.html
  • 软件完成整个设计,但 Synplify Pro 软件有综合性能高以及综合速度快等特点,无论在物理面积上还是 工作频率都能达到较理想的效果。因此如何在 ISE 中调用 Synplify Pro 综合工具,并进行无缝的设计连接仍然是 设计人员需要解决的一个设计流程问题。 1.Synplify Pro综合软件的安装 下面介绍 Synplify Pro 的安装步骤。运行安装程序,欢迎界面过后,将出现如图 5-67 所示的安装选择界面,可以根据自己的需要选择相应的组件。然后按照默认选项继续即可完成安装。在 Synp
  • 软件完成整个设计,但 Synplify Pro 软件有综合性能高以及综合速度快等特点,无论在物理面积上还是 工作频率都能达到较理想的效果。因此如何在 ISE 中调用 Synplify Pro 综合工具,并进行无缝的设计连接仍然是 设计人员需要解决的一个设计流程问题。 1.Synplify Pro综合软件的安装 下面介绍 Synplify Pro 的安装步骤。运行安装程序,欢迎界面过后,将出现如图 5-67 所示的安装选择界面,可以根据自己的需要选择相应的组件。然后按照默认选项继续即可完成安装。在 Synp >>
  • 来源:www.weeqoo.com/zhuanti/FPGA/
  • 3 实验结果 为验证DDR3控制器IP核的正确性, 将生成的代 码添加到ISE工程前对采用 MIG自动生成的测试模 块在 Xilinx ISE14.2编程环境下进行功能仿真 验证。该模块可以向存储器发出一系列读写命令,并对写人 的数据和读回的数据进行比较,从而验证控制器的正确性, 仿真结果如图6所示。 从图 6 可以看到phy_init_done信号置1 表 明 初 始 化 完 成, 否 则 为 0。 只 有 当app_en=1 和app_rdy=1, app_cmd和app_addr才能写人成功。 当
  • 3 实验结果 为验证DDR3控制器IP核的正确性, 将生成的代 码添加到ISE工程前对采用 MIG自动生成的测试模 块在 Xilinx ISE14.2编程环境下进行功能仿真 验证。该模块可以向存储器发出一系列读写命令,并对写人 的数据和读回的数据进行比较,从而验证控制器的正确性, 仿真结果如图6所示。 从图 6 可以看到phy_init_done信号置1 表 明 初 始 化 完 成, 否 则 为 0。 只 有 当app_en=1 和app_rdy=1, app_cmd和app_addr才能写人成功。 当 >>
  • 来源:xilinx.eetrend.com/article/7365
  • 。本设计对应的滤波器的幅频、相频特性如图3-4所示。  图3-3 FDAtool设计界面  图3-4 32阶线性相位线性滤波器幅频、相频特性(归一化截止频率为0.3) 3.3 线性滤波器电路软件设计及模拟仿真 本设计利用MATLAB可视化图形编辑工具,结合DSP Builder软件先画出课题所设计的线性相位的线性滤波器硬件电路结构图,如图3-5所示。同时根据线性滤波器的技术参数,使用MATLAB滤波器设计工具计算出线性滤波器的系数,然后把系数代入结构图中,初步完成线性滤波器的图形编辑。  图3-5 32阶
  • 。本设计对应的滤波器的幅频、相频特性如图3-4所示。 图3-3 FDAtool设计界面 图3-4 32阶线性相位线性滤波器幅频、相频特性(归一化截止频率为0.3) 3.3 线性滤波器电路软件设计及模拟仿真 本设计利用MATLAB可视化图形编辑工具,结合DSP Builder软件先画出课题所设计的线性相位的线性滤波器硬件电路结构图,如图3-5所示。同时根据线性滤波器的技术参数,使用MATLAB滤波器设计工具计算出线性滤波器的系数,然后把系数代入结构图中,初步完成线性滤波器的图形编辑。 图3-5 32阶 >>
  • 来源:www.1-fun.com/design/article/2012-8-26/690-1.html
  • 10.2.5 FIR数字滤波器的设计 数字滤波器正在迅速代替传统的由R、L、C和运算放大器元件组成的模拟滤波器并日益成为DSP的一种主要处理环节。随着工艺的进步,CPLD/FPGA也可以用于前端数字信号处理的运算,如FIR滤波、IIR数字滤波、FFT等。 数字滤波器是语音与图像处理、模式识别、雷达信号处理以及频谱分析等应用中的一种基本的处理部件,它能满足滤波器对幅度和相位特性的严格要求,避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。 1.
  • 10.2.5 FIR数字滤波器的设计 数字滤波器正在迅速代替传统的由R、L、C和运算放大器元件组成的模拟滤波器并日益成为DSP的一种主要处理环节。随着工艺的进步,CPLD/FPGA也可以用于前端数字信号处理的运算,如FIR滤波、IIR数字滤波、FFT等。 数字滤波器是语音与图像处理、模式识别、雷达信号处理以及频谱分析等应用中的一种基本的处理部件,它能满足滤波器对幅度和相位特性的严格要求,避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。 1. >>
  • 来源:book.51cto.com/art/201008/218054.htm
  •   要求 设计满是下列指标的带阻滤波器,在Z200Hz和2800 Hz处的最大衰减为1dB,在2300Hz和2700Hz处的最小衰减为50dB,信号源和负载阻抗为600。   解 将已知条件变换为几何对称的指标,首先计算几何中心频率。    对每个给定的阻带频率,利用方程(2.18)计算对应的几何频率。    必须选择一个能够在频率比1.
  •   要求 设计满是下列指标的带阻滤波器,在Z200Hz和2800 Hz处的最大衰减为1dB,在2300Hz和2700Hz处的最小衰减为50dB,信号源和负载阻抗为600。   解 将已知条件变换为几何对称的指标,首先计算几何中心频率。   对每个给定的阻带频率,利用方程(2.18)计算对应的几何频率。   必须选择一个能够在频率比1. >>
  • 来源:data.weeqoo.com/2008/11/200811785344148821.html
  • 另外?熏模块中的五个系数定义为常数,以节省硬件资源,并且采用0舍1入法进行数据处理,尽量提高数据运算精度。VHDL程序如下: entity smultadd1 is port (clk_regbt,clk_reg: in std_logic: x0,x1,x2,y0,y1:in std_logic_vector(9 downto 0); yout: out std_logic_vector(9 downto 0)); end smultadd1; architecture behav of smultad
  • 另外?熏模块中的五个系数定义为常数,以节省硬件资源,并且采用0舍1入法进行数据处理,尽量提高数据运算精度。VHDL程序如下: entity smultadd1 is port (clk_regbt,clk_reg: in std_logic: x0,x1,x2,y0,y1:in std_logic_vector(9 downto 0); yout: out std_logic_vector(9 downto 0)); end smultadd1; architecture behav of smultad >>
  • 来源:lunwen.freekaoyan.com/ligonglunwen/dianzi/20061026/10238.shtml
  •   开关电源输入端采用的EMI滤波器是一种双向滤波器,是由电容和电感构成的低通滤波器,既能抑制从交流电源线上引入的外部电磁干扰,还可以避免本身设备向外部发出噪声干扰。开关电源的干扰分为差模干扰和共模干扰,在线路中的传导干扰信号,均可用差模和共模信号来表示。差模干扰是火线与零线之间产生的干扰,共模干扰是火线或零线与地线之间产生的干扰。抑制差模干扰信号和共模干扰信号普遍有效的方法就是在开关电源输入电路中加装电磁干扰滤波器。EMI滤波器的电路结构包括共模扼流圈(共模电感)L,差模电容Cx和共模电容Cy。共模扼流
  •   开关电源输入端采用的EMI滤波器是一种双向滤波器,是由电容和电感构成的低通滤波器,既能抑制从交流电源线上引入的外部电磁干扰,还可以避免本身设备向外部发出噪声干扰。开关电源的干扰分为差模干扰和共模干扰,在线路中的传导干扰信号,均可用差模和共模信号来表示。差模干扰是火线与零线之间产生的干扰,共模干扰是火线或零线与地线之间产生的干扰。抑制差模干扰信号和共模干扰信号普遍有效的方法就是在开关电源输入电路中加装电磁干扰滤波器。EMI滤波器的电路结构包括共模扼流圈(共模电感)L,差模电容Cx和共模电容Cy。共模扼流 >>
  • 来源:www.fysps.com/shownews.asp?id=92
  • 1 引言 直接数字频率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽样定理理论和现代器件生产技术发展的一种新的频率合成技术。与第二代基于锁相环频率合成技术相比,DDS具有频率切换时间短、频率分辨率高、相位可连续变化和输出波形灵活等优点,因此,广泛应用于教学科研、通信、雷达、自动控制和电子测量等领域。该技术的常用方法是利用性能优良的DDS专用器件,搭积木式设计电路,这种搭积木式设计电路方法虽然直观,但DDS专用器件价格较贵,输出波形单一,使用受到一定限制,特别不适合
  • 1 引言 直接数字频率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽样定理理论和现代器件生产技术发展的一种新的频率合成技术。与第二代基于锁相环频率合成技术相比,DDS具有频率切换时间短、频率分辨率高、相位可连续变化和输出波形灵活等优点,因此,广泛应用于教学科研、通信、雷达、自动控制和电子测量等领域。该技术的常用方法是利用性能优良的DDS专用器件,搭积木式设计电路,这种搭积木式设计电路方法虽然直观,但DDS专用器件价格较贵,输出波形单一,使用受到一定限制,特别不适合 >>
  • 来源:www.qc99.com/baike/dianzibaike/qianrushi/070319364.html
  • 管理便捷 • 全新可视液晶显示屏,可以清晰显示 UPS的状态和参数信息(七种语言可供选择)。增强的功能配置也可通过便捷的导航键进行操作。 • 业内首创, 5PX UPS可通过计量能耗来优化管理输出插座组。 KWh数据可通过液晶显示屏或者伊顿智能监控软件 IPP/IPM进行监控。 • 负载分区控制( Load segment)可以优先关闭非主要设备,确保电池电量可为主要设备提供尽可能长的电力供应。负载分区( Load segment)设置也可用于远程重启锁定的网络设备,或
  • 管理便捷 • 全新可视液晶显示屏,可以清晰显示 UPS的状态和参数信息(七种语言可供选择)。增强的功能配置也可通过便捷的导航键进行操作。 • 业内首创, 5PX UPS可通过计量能耗来优化管理输出插座组。 KWh数据可通过液晶显示屏或者伊顿智能监控软件 IPP/IPM进行监控。 • 负载分区控制( Load segment)可以优先关闭非主要设备,确保电池电量可为主要设备提供尽可能长的电力供应。负载分区( Load segment)设置也可用于远程重启锁定的网络设备,或 >>
  • 来源:www.jdzj.com/p3/2016-11-25/3085977.html
  • 概要 本章主要介绍如何使用Altium创新电子设计平台进行基本的FPGA设计,包括在Altium Designer中建立FPGA工程;针对Desktop NanoBoard子板上的FPGA器件编译设计;对设计进行分析和处理;完成对FPGA的下载。本章最后对层级设计和虚拟仪器的使用进行了简要的介绍。 Altium创新电子设计平台结合了Altium Designer软件平台和Desktop NanoBoard可重构硬件平台,可提供FPGA实时设计所需的所有工具和技术,包括输入、执行、检查和调试等。 Altiu
  • 概要 本章主要介绍如何使用Altium创新电子设计平台进行基本的FPGA设计,包括在Altium Designer中建立FPGA工程;针对Desktop NanoBoard子板上的FPGA器件编译设计;对设计进行分析和处理;完成对FPGA的下载。本章最后对层级设计和虚拟仪器的使用进行了简要的介绍。 Altium创新电子设计平台结合了Altium Designer软件平台和Desktop NanoBoard可重构硬件平台,可提供FPGA实时设计所需的所有工具和技术,包括输入、执行、检查和调试等。 Altiu >>
  • 来源:test.altium.com/pages/viewpage.action?pageId=27168241
  • 3.用MATLAB设计FIR滤波器   MATLAB中的FDATOOL是一个功能强大的设计、分析滤波器的工具。通过设置相关参数,从MATLAB工作空间导出滤波器,直接指定滤波器系数,可以快速设计出FIR或者IIR数字滤波器。FDATOOL同时提供了滤波器分析工具,例如级数图、相位响应图和零极点图[4]。   本设计实现的是高速FIR低通滤波器对语音信号进行滤波。语音信号的频率范围是100-4500Hz,因此FIR滤波器的采样频率定为9000Hz,低通滤波器的截止频率定为4000Hz,选择汉明窗函数,阻带最
  • 3.用MATLAB设计FIR滤波器   MATLAB中的FDATOOL是一个功能强大的设计、分析滤波器的工具。通过设置相关参数,从MATLAB工作空间导出滤波器,直接指定滤波器系数,可以快速设计出FIR或者IIR数字滤波器。FDATOOL同时提供了滤波器分析工具,例如级数图、相位响应图和零极点图[4]。   本设计实现的是高速FIR低通滤波器对语音信号进行滤波。语音信号的频率范围是100-4500Hz,因此FIR滤波器的采样频率定为9000Hz,低通滤波器的截止频率定为4000Hz,选择汉明窗函数,阻带最 >>
  • 来源:www.lunwenf.com/jisuanjilunwen/7072_2.html
  • 摘要:文章描述了复位的定义,分类及不同复位设计的影响,并讨论了针对FPGA和CPLD的内部自复位方案。 1、定义 复位信号是一个脉冲信号,它会使设计的电路进入设定的初始化状态,一般它作用于寄存器,使寄存器初始化为设定值;其脉冲有效时间长度必须大于信号到达寄存器的最大时延,这样才有可能保证复位的可靠性。 下面将讨论FPGA/CPLD的复位电路设计。 2、分类及不同复位设计的影响 根据电路设计,复位可分为异步复位和同步复位。 对于异步复位,电路对复位信号是电平敏感的,如果复位信号受到干扰,如出现短暂的脉冲跳变
  • 摘要:文章描述了复位的定义,分类及不同复位设计的影响,并讨论了针对FPGA和CPLD的内部自复位方案。 1、定义 复位信号是一个脉冲信号,它会使设计的电路进入设定的初始化状态,一般它作用于寄存器,使寄存器初始化为设定值;其脉冲有效时间长度必须大于信号到达寄存器的最大时延,这样才有可能保证复位的可靠性。 下面将讨论FPGA/CPLD的复位电路设计。 2、分类及不同复位设计的影响 根据电路设计,复位可分为异步复位和同步复位。 对于异步复位,电路对复位信号是电平敏感的,如果复位信号受到干扰,如出现短暂的脉冲跳变 >>
  • 来源:www.xianjichina.com/news/details_9872.html
  • 一、系统概述 多功能厅以其功能的多样性(如:会议厅,视频会议厅,报告厅,学术讨论厅,培训厅等),特别适合我国国情需要,并在这几年的时间得到迅速普及应用。在初期的建设投入上可能要高於单一功能的投资建设,并且从技术的角度上来看,对系统在设计和施工上都有一定的技术复杂度,尤其对用户方的使用也有一定的技术要求,这就需要一种技术来综合管理不同功能的A/V设备使其相互协调的工作,这种技术就是中央控制技术。 二、用户需求 整个系统要高效率的完成会议室任务,结合各个系统,充分发挥各个系统的功能,实现现代化的会议、教学、培
  • 一、系统概述 多功能厅以其功能的多样性(如:会议厅,视频会议厅,报告厅,学术讨论厅,培训厅等),特别适合我国国情需要,并在这几年的时间得到迅速普及应用。在初期的建设投入上可能要高於单一功能的投资建设,并且从技术的角度上来看,对系统在设计和施工上都有一定的技术复杂度,尤其对用户方的使用也有一定的技术要求,这就需要一种技术来综合管理不同功能的A/V设备使其相互协调的工作,这种技术就是中央控制技术。 二、用户需求 整个系统要高效率的完成会议室任务,结合各个系统,充分发挥各个系统的功能,实现现代化的会议、教学、培 >>
  • 来源:www.gzdic.net/Info-14.html
  • 2.4 單片機與液晶模塊接口 單片機使用C8051F020,它是一種高集成度的混合信號片上係統,有按8位端口組織的64個數字I/O引腳。液晶模塊采用ILI9320片上係統(SoC)驅動器,支持26萬色顯示,分辨率為240 RGBx320像素,圖像數據存儲區的大小為172 800字節。ILI9320與MCU之間有4種總線接口方法,分別為i80係統總線、串行總線、RGB總線和VSYNC總線。本係統中采用i80總線進行控製,通過讀使能(RDB)和寫使能(WRB)2條控製線進行讀寫操作,其中數據線的寬度為8位,
  • 2.4 單片機與液晶模塊接口 單片機使用C8051F020,它是一種高集成度的混合信號片上係統,有按8位端口組織的64個數字I/O引腳。液晶模塊采用ILI9320片上係統(SoC)驅動器,支持26萬色顯示,分辨率為240 RGBx320像素,圖像數據存儲區的大小為172 800字節。ILI9320與MCU之間有4種總線接口方法,分別為i80係統總線、串行總線、RGB總線和VSYNC總線。本係統中采用i80總線進行控製,通過讀使能(RDB)和寫使能(WRB)2條控製線進行讀寫操作,其中數據線的寬度為8位, >>
  • 来源:3g.autooo.net/utf8-classid34-id70567.html