• 2.2 分页地址发生器   分页地址发生器不但要产生双端口RAM的读写地址,而且还要为缓存器分页;页写满时,还要提供DMA传输申请信号。为了增强灵活性,读写地址发生器由VHDL语言编程集中在一个模块实现,部分程序如下:   signal wtmp:integer range 0 to 1023;   signal rtmp:integer range 0 to 1023;   signal page:intefer range 0 to 1;   if(wclkevent and wclk=1
  • 2.2 分页地址发生器   分页地址发生器不但要产生双端口RAM的读写地址,而且还要为缓存器分页;页写满时,还要提供DMA传输申请信号。为了增强灵活性,读写地址发生器由VHDL语言编程集中在一个模块实现,部分程序如下:   signal wtmp:integer range 0 to 1023;   signal rtmp:integer range 0 to 1023;   signal page:intefer range 0 to 1;   if(wclkevent and wclk=1 >>
  • 来源:www.educity.cn/develop/533400.html
  • 摘要:一种采样频率为33.3MHz的数据采集处理系统。该系统主要由超高速模/数转换器AD9224和先进浮点型DSP处理器TMS320C32构成。其缓存容量为256K字节,数据精度为12位。该系统是一种典型的超高速数据采集系统,具有较高的精度和速度,并且可靠性和实用性也较高。 关键词:DSP处理器 闪烁式模/数转换器 先入先出(FIFO)技术 在科学技术高度发展的现代社会,超高速数据采集处理系统越来越广泛地应用于雷达、通讯、图像、军工以及医疗化工等领域。本文介绍的是一种基于12位闪烁式模/数转换器AD922
  • 摘要:一种采样频率为33.3MHz的数据采集处理系统。该系统主要由超高速模/数转换器AD9224和先进浮点型DSP处理器TMS320C32构成。其缓存容量为256K字节,数据精度为12位。该系统是一种典型的超高速数据采集系统,具有较高的精度和速度,并且可靠性和实用性也较高。 关键词:DSP处理器 闪烁式模/数转换器 先入先出(FIFO)技术 在科学技术高度发展的现代社会,超高速数据采集处理系统越来越广泛地应用于雷达、通讯、图像、军工以及医疗化工等领域。本文介绍的是一种基于12位闪烁式模/数转换器AD922 >>
  • 来源:www.laogu.com/cms/xw_36654.htm
  • 卡的任务之一。所以,基于光纤接口的PCIe高速数据采集卡越来越得到用户的重视,尤其是在中国,随着光纤通讯的核心技术的不断突破,许多科研单位都在大力发展光纤技术的应用,以期引领科技时代潮流。 光纤数据采集相比传统的数据采集有以下几个优点:当数据采集是高带宽以及长距离传输时,通常采用光纤的形式,因为其具有低损耗、高容量,以及不需要太多中继器等优点。光纤另外一项重要的优点是即使跨越长距离的数条光纤并行,光纤与光纤之间也不会产生串讯的干扰,这和传输电信号的传输线正好相反。在某些低带宽的场合,光纤数据采集通仍然有其
  • 卡的任务之一。所以,基于光纤接口的PCIe高速数据采集卡越来越得到用户的重视,尤其是在中国,随着光纤通讯的核心技术的不断突破,许多科研单位都在大力发展光纤技术的应用,以期引领科技时代潮流。 光纤数据采集相比传统的数据采集有以下几个优点:当数据采集是高带宽以及长距离传输时,通常采用光纤的形式,因为其具有低损耗、高容量,以及不需要太多中继器等优点。光纤另外一项重要的优点是即使跨越长距离的数条光纤并行,光纤与光纤之间也不会产生串讯的干扰,这和传输电信号的传输线正好相反。在某些低带宽的场合,光纤数据采集通仍然有其 >>
  • 来源:sh.queentest.cn/jishuzhichi/jiyuguangxianjiekoug_1.html
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M.
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M. >>
  • 来源:www.hseda.com/product/altera/EP4CE30V30CORE/EP4CE30V30.HTM
  • 1 引言 数据采集系统是通信与信息技术领域中重要的功能模块,应用广泛。而传统的数据采集系统大多以单片机或中规模数字电路为核心,其模数转换器(A/D转换器)采样速率较低。显然传统数据采集系统不能完全满足高速、高精度及具有数字信号处理功能要求,因此,这里提出一种基于DSPTMS320C6713和A/D转换器和MAX1420的高速数据采集系统。该系统采用DSP控制MAX1420实现高速数据采集,完成必要的数据通信与数据存储功能。其中,数据通信是将系统所采集的数据经通信接口传给上位机;而数据存储是系统存储必要数据
  • 1 引言 数据采集系统是通信与信息技术领域中重要的功能模块,应用广泛。而传统的数据采集系统大多以单片机或中规模数字电路为核心,其模数转换器(A/D转换器)采样速率较低。显然传统数据采集系统不能完全满足高速、高精度及具有数字信号处理功能要求,因此,这里提出一种基于DSPTMS320C6713和A/D转换器和MAX1420的高速数据采集系统。该系统采用DSP控制MAX1420实现高速数据采集,完成必要的数据通信与数据存储功能。其中,数据通信是将系统所采集的数据经通信接口传给上位机;而数据存储是系统存储必要数据 >>
  • 来源:www.qc99.com/baike/dianzibaike/qianrushi/091026357.html
  • 随着信号与处理技术的发展,在通信、雷达、工业控制、智能仪器等领域,对数据采集的速度、精度、实时处理与存储等也提出了越来越高的要求。对于高带宽的信号,如图像、雷达信号等,根据奈奎斯特采样定理,为保证采样信号的高精度,所需要的采样速率也很高,往往需要达到上百兆赫兹以上。而随着微电子技术、嵌入式系统技术以及计算机技术的发展,也为实现这样的超高速信号采集与存储系统提供了可能。 目前,国内外也有相关文献对高速数据采集系统进行了研究。如基于可编程逻辑器件实现对雷达信号的采集;采用USB总线技术设计数据采集系统。但采集
  • 随着信号与处理技术的发展,在通信、雷达、工业控制、智能仪器等领域,对数据采集的速度、精度、实时处理与存储等也提出了越来越高的要求。对于高带宽的信号,如图像、雷达信号等,根据奈奎斯特采样定理,为保证采样信号的高精度,所需要的采样速率也很高,往往需要达到上百兆赫兹以上。而随着微电子技术、嵌入式系统技术以及计算机技术的发展,也为实现这样的超高速信号采集与存储系统提供了可能。 目前,国内外也有相关文献对高速数据采集系统进行了研究。如基于可编程逻辑器件实现对雷达信号的采集;采用USB总线技术设计数据采集系统。但采集 >>
  • 来源:www.picmg.com.cn/index.php?_a=article_content&_m=mod_article&article_id=566
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M.
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M. >>
  • 来源:www.hseda.com/product/altera/EP4CE30V30CORE/EP4CE30V30.HTM
  • 基于FPDP的高速数据传输系统设计 随着电子技术的高速发展,越来越多的信号处理系统,需要高速的数据采集和大吞吐量的数据传输,来实现数据的高速实时处理能力。在雷达系统中,原始数据中包含丰富的信息,及时获得原始数据并进行实时分析就显得尤为重要,因此在雷达处理机中需要大量使用板间通信,并保证板间数据传输具有高速性和可靠性。单板系统已经不能满足需求,需要多板共同实现。   FPDP总线可用于两个或多个VME板之间的高速数据传输,其数据传输速率可达160 MB/s。FPDP总线位于VME板卡的前面板,完全不影响位于
  • 基于FPDP的高速数据传输系统设计 随着电子技术的高速发展,越来越多的信号处理系统,需要高速的数据采集和大吞吐量的数据传输,来实现数据的高速实时处理能力。在雷达系统中,原始数据中包含丰富的信息,及时获得原始数据并进行实时分析就显得尤为重要,因此在雷达处理机中需要大量使用板间通信,并保证板间数据传输具有高速性和可靠性。单板系统已经不能满足需求,需要多板共同实现。   FPDP总线可用于两个或多个VME板之间的高速数据传输,其数据传输速率可达160 MB/s。FPDP总线位于VME板卡的前面板,完全不影响位于 >>
  • 来源:www.qc99.com/baike/dianzibaike/dianzijishu/082543644.html
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M.
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M. >>
  • 来源:www.hseda.com/product/altera/EP4CE30V30CORE/EP4CE30V30.HTM
  • 高速信号处理板系统框图 红外焦平面阵列(IRFPA)输出的成像模拟信号首先经外围预处理电路进行滤波并调整成模数转化器(ADC)所需要的电平,然后再FPGA的控制下经高速A/D转换为数字图像信号,FPGA作为系统数据采集的控制部分,产生控制信号,将数字图像通过FIFO(先入先出队列)缓存并传输给DSP,DSP芯片作为数据核心处理单元进行图像的处理,并配置了高速大容量的存存期SDRAM(同步动态随机存储器)和FLASH,PC连接DSP进行程序的烧写,最后处理好的图像数据再经过DSP到FPGA,经过数模转换D
  • 高速信号处理板系统框图 红外焦平面阵列(IRFPA)输出的成像模拟信号首先经外围预处理电路进行滤波并调整成模数转化器(ADC)所需要的电平,然后再FPGA的控制下经高速A/D转换为数字图像信号,FPGA作为系统数据采集的控制部分,产生控制信号,将数字图像通过FIFO(先入先出队列)缓存并传输给DSP,DSP芯片作为数据核心处理单元进行图像的处理,并配置了高速大容量的存存期SDRAM(同步动态随机存储器)和FLASH,PC连接DSP进行程序的烧写,最后处理好的图像数据再经过DSP到FPGA,经过数模转换D >>
  • 来源:www.winthought.com/services.php?cid=45
  •      在现代通信、雷达以及工业控制应用中,大量涉及到信号采集与实时处理问题,也就是把现实的模拟信号转换为数字信号,然后用数字信号处理算法对其分析处理。由于待采集处理的信号往往是高速、大带宽的微弱信号,因此,必须采用高性能的信号采集设备和处理设备,结合复杂的信号处理算法,以达到获取有用信息的目的。   高速信号采集处理系统的架构一般是高速ADC(模数转换器)+ FPGA(大规模现场可编程门阵列)+DSP(数字信号处理器),这里介绍的板卡也是这样的结构或者可以组合成类似结构。这种通用架构应用灵活,可根据需
  •      在现代通信、雷达以及工业控制应用中,大量涉及到信号采集与实时处理问题,也就是把现实的模拟信号转换为数字信号,然后用数字信号处理算法对其分析处理。由于待采集处理的信号往往是高速、大带宽的微弱信号,因此,必须采用高性能的信号采集设备和处理设备,结合复杂的信号处理算法,以达到获取有用信息的目的。   高速信号采集处理系统的架构一般是高速ADC(模数转换器)+ FPGA(大规模现场可编程门阵列)+DSP(数字信号处理器),这里介绍的板卡也是这样的结构或者可以组合成类似结构。这种通用架构应用灵活,可根据需 >>
  • 来源:addatech.net/gdcp.htm
  • 的公司,板卡平台以PCIe×8Gen2总线为主,采样率从130MS/s到7GS/s,精度从8bit到16bit,DC耦合高速采集卡可用于脉冲等信号采集场合,AC耦合PCIe高速数据采集卡可用于中频、射频信号采集等域。这种板卡因为易于集成至主流计算机(Intel系的主板将主要提供PCIe总线接口),可被广泛用于:激光、雷达、通信、电子对抗、高能物理、质谱分析、超声、医学等领域。 坤驰科技提供的PCIe高速数据采集卡种类有:  QT系列: QT1125: 4通道1.
  • 的公司,板卡平台以PCIe×8Gen2总线为主,采样率从130MS/s到7GS/s,精度从8bit到16bit,DC耦合高速采集卡可用于脉冲等信号采集场合,AC耦合PCIe高速数据采集卡可用于中频、射频信号采集等域。这种板卡因为易于集成至主流计算机(Intel系的主板将主要提供PCIe总线接口),可被广泛用于:激光、雷达、通信、电子对抗、高能物理、质谱分析、超声、医学等领域。 坤驰科技提供的PCIe高速数据采集卡种类有: QT系列: QT1125: 4通道1. >>
  • 来源:www.queentest.cn/kunchizixun/PCIegaosushujucaijik_1.html
  •               概述    &nbspTMS320VC5402是TI公司的第五代DSP专门基于数字信号处理的低功耗的DSP芯片,工作频率高达10ns,在数字信号处理中应用广泛。该芯片提供了2个MCBSP,既可以工作在SPI模式又可以工作在通用串口模式,在系统设计中应用灵活。MAX121是MAXIM公司推出的带有专用DSP接口的14位具有片上T/H、低漂移、低噪声、低功耗快速转
  •               概述     TMS320VC5402是TI公司的第五代DSP专门基于数字信号处理的低功耗的DSP芯片,工作频率高达10ns,在数字信号处理中应用广泛。该芯片提供了2个MCBSP,既可以工作在SPI模式又可以工作在通用串口模式,在系统设计中应用灵活。MAX121是MAXIM公司推出的带有专用DSP接口的14位具有片上T/H、低漂移、低噪声、低功耗快速转 >>
  • 来源:www.ic37.com/htm_tech/2007-8/39273_885064.htm
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M.
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M. >>
  • 来源:www.hseda.com/product/altera/EP4CE30V30CORE/EP4CE30V30.HTM
  • M2i.20xx家族 M2i.20xx系列四个型号产品专为快速、高质量的数据采集之需要而设计。每一款产品都有多达四个输入通道,每通道具有单独的A/D转换器和程控输入放大器。在通道之间没有任何相位延迟的情况下,允许所有通道以8位的精度记录信号。通过软件编辑,这些输入通道均可被选择作为7个输入量程之一,通过编程,用以补偿输入量程的400%的偏置。 即使在最高采样率下,大型系统板上内存也允许长时间存储数据。FIFO模式也是集成于板卡之上的,这允许在线把数据连续记录于PC内存或硬盘进行处理。 技术参数:
  • M2i.20xx家族 M2i.20xx系列四个型号产品专为快速、高质量的数据采集之需要而设计。每一款产品都有多达四个输入通道,每通道具有单独的A/D转换器和程控输入放大器。在通道之间没有任何相位延迟的情况下,允许所有通道以8位的精度记录信号。通过软件编辑,这些输入通道均可被选择作为7个输入量程之一,通过编程,用以补偿输入量程的400%的偏置。 即使在最高采样率下,大型系统板上内存也允许长时间存储数据。FIFO模式也是集成于板卡之上的,这允许在线把数据连续记录于PC内存或硬盘进行处理。 技术参数: >>
  • 来源:detail.net114.com/chanpin/1022609023.html
  •      在现代通信、雷达以及工业控制应用中,大量涉及到信号采集与实时处理问题,也就是把现实的模拟信号转换为数字信号,然后用数字信号处理算法对其分析处理。由于待采集处理的信号往往是高速、大带宽的微弱信号,因此,必须采用高性能的信号采集设备和处理设备,结合复杂的信号处理算法,以达到获取有用信息的目的。   高速信号采集处理系统的架构一般是高速ADC(模数转换器)+ FPGA(大规模现场可编程门阵列)+DSP(数字信号处理器),这里介绍的板卡也是这样的结构或者可以组合成类似结构。这种通用架构应用灵活,可根据需
  •      在现代通信、雷达以及工业控制应用中,大量涉及到信号采集与实时处理问题,也就是把现实的模拟信号转换为数字信号,然后用数字信号处理算法对其分析处理。由于待采集处理的信号往往是高速、大带宽的微弱信号,因此,必须采用高性能的信号采集设备和处理设备,结合复杂的信号处理算法,以达到获取有用信息的目的。   高速信号采集处理系统的架构一般是高速ADC(模数转换器)+ FPGA(大规模现场可编程门阵列)+DSP(数字信号处理器),这里介绍的板卡也是这样的结构或者可以组合成类似结构。这种通用架构应用灵活,可根据需 >>
  • 来源:addatech.net/gdcp.htm
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M.
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M. >>
  • 来源:www.hseda.com/product/altera/EP4CE30V30CORE/EP4CE30V30.HTM