•   Aune X1S是HiFiDIY近期推出的一款外置解码器产品,是Aune X1系列的全面升级换代产品,支持RCA模拟输出、6.3mm耳机输出,以及RCA模拟输入作为耳机放大器使用,支持SPDIF光纤和RCA同轴数字输入解码使用.Aune X1S的USB部分以XMOS xCore系列产品为主控,使用USB时最高支持32bit384kHz和DSD128的数字音频解码能力,同轴和光纤输入支持至24bit192kHz,并支持SPDIF同轴输出.
  •   Aune X1S是HiFiDIY近期推出的一款外置解码器产品,是Aune X1系列的全面升级换代产品,支持RCA模拟输出、6.3mm耳机输出,以及RCA模拟输入作为耳机放大器使用,支持SPDIF光纤和RCA同轴数字输入解码使用.Aune X1S的USB部分以XMOS xCore系列产品为主控,使用USB时最高支持32bit384kHz和DSD128的数字音频解码能力,同轴和光纤输入支持至24bit192kHz,并支持SPDIF同轴输出. >>
  • 来源:www.hifidiy.net/index.php?s=/Home/Article/detail/id/15386.html
  • 1.I2C串行总线概述 I2C总线是PHLIPS公司推出的一种串行总线,是具备多主机系统所需的总线裁决和高低速器件同步功能的高性能串行总线.I2C总线只有两根双向信号线.一根是数据线SDA,另一根是时钟线SCL.   2.I2C总线通过上拉电阻接正电源.当总线空闲时,两根线均为高电平.连到总线上的任一器件输出的低电平,都将使总线的信号变低,即各器件的SD .
  • 1.I2C串行总线概述 I2C总线是PHLIPS公司推出的一种串行总线,是具备多主机系统所需的总线裁决和高低速器件同步功能的高性能串行总线.I2C总线只有两根双向信号线.一根是数据线SDA,另一根是时钟线SCL. 2.I2C总线通过上拉电阻接正电源.当总线空闲时,两根线均为高电平.连到总线上的任一器件输出的低电平,都将使总线的信号变低,即各器件的SD . >>
  • 来源:www.lxway.com/4010804094.htm
  • 1.高效易用的数字电路基础实验平台 系统由通用实验单元、专用实验单元、信号源、逻辑电平开关和显示单元、数码管显示单元、元器件单元、逻辑笔单元等构成数字电路基础实验平台。实验单元布局合理,标示清晰,其实验连接点以锥孔连接器的形式引出,可通过不同的组合构成相应的实验电路,操作简便,具有极高的实验效率和成功率。  2.完善的数字系统设计实验平台 选配CPLD开发板,就可构成支持数字系统设计的EDA实验教学平台。它将传统小规模集成逻辑器件与新型大规模可编程逻辑器件CPLD相结合,可使学生学习可编程逻辑器件的使用及
  • 1.高效易用的数字电路基础实验平台 系统由通用实验单元、专用实验单元、信号源、逻辑电平开关和显示单元、数码管显示单元、元器件单元、逻辑笔单元等构成数字电路基础实验平台。实验单元布局合理,标示清晰,其实验连接点以锥孔连接器的形式引出,可通过不同的组合构成相应的实验电路,操作简便,具有极高的实验效率和成功率。 2.完善的数字系统设计实验平台 选配CPLD开发板,就可构成支持数字系统设计的EDA实验教学平台。它将传统小规模集成逻辑器件与新型大规模可编程逻辑器件CPLD相结合,可使学生学习可编程逻辑器件的使用及 >>
  • 来源:www.tangdu.com/product-single.asp?productNumberid=4263W96049
  • <br>最近在使用DP83849实现百兆以太网通讯。上电后1s后进行100ms硬件复位,但是在通讯过程中,发现同一版程序,有时能正常通讯,而有时只在FPGA程序中加了个在线观测,就不能正常通讯了。在正常通讯时,A口和B口的灯都正常亮。不能通讯时,A口 SPEED灯亮,LINK和ACT灯灭,B口相反,SPPED灭,LINK和ACT灯亮。</p> <p>读取了BMCR值,A口X&ldquo;3100&rdquo;,B口X&ldquo;2100&rdquo
  • <br>最近在使用DP83849实现百兆以太网通讯。上电后1s后进行100ms硬件复位,但是在通讯过程中,发现同一版程序,有时能正常通讯,而有时只在FPGA程序中加了个在线观测,就不能正常通讯了。在正常通讯时,A口和B口的灯都正常亮。不能通讯时,A口 SPEED灯亮,LINK和ACT灯灭,B口相反,SPPED灭,LINK和ACT灯亮。</p> <p>读取了BMCR值,A口X&ldquo;3100&rdquo;,B口X&ldquo;2100&rdquo >>
  • 来源:www.deyisupport.com/question_answer/analog/interface_and_clocks/f/59/t/104338.aspx
  • 步进电机内部结构如图1所示:  如何能使它转起来呢?一搬有两种方法: 1.单相驱动:一相一相驱动,线圈加高电平顺序是:黄蓝红橙;或是:橙红蓝黄。其中黑白接地。 2.双相驱动:当要求电动机输出大功率时可以两相两相同时驱动,线圈加高电平顺序为:黄+红蓝+橙;或是:橙+蓝红+黄。 了解步进电机的驱动方式后、我想到了用移位寄存器产生移位脉冲来让步进电机动起来。电路如图2。  图2是通过拨码开关控制74LS194使Q0、Q1、Q2、Q3产生上面提过的两种移位脉冲来控制U1(光电耦合器
  • 步进电机内部结构如图1所示: 如何能使它转起来呢?一搬有两种方法: 1.单相驱动:一相一相驱动,线圈加高电平顺序是:黄蓝红橙;或是:橙红蓝黄。其中黑白接地。 2.双相驱动:当要求电动机输出大功率时可以两相两相同时驱动,线圈加高电平顺序为:黄+红蓝+橙;或是:橙+蓝红+黄。 了解步进电机的驱动方式后、我想到了用移位寄存器产生移位脉冲来让步进电机动起来。电路如图2。 图2是通过拨码开关控制74LS194使Q0、Q1、Q2、Q3产生上面提过的两种移位脉冲来控制U1(光电耦合器 >>
  • 来源:www.zxskj.cn/dianzi/zidongkongzhidianlu/1316.html
  •   用单片机控制8位LED灯的流水点亮及其PROTEUS仿真   摘要:LED灯的流水控制可以由多种方式实现,这里选用80c51系列单片机作为CPU,采用函数型指针的方式编程,用Proteus进行电路图绘制和仿真,用keil进行编译和虚拟写入,得到了理想的仿真效果。   Abstract: LED lights from a variety of water control can be achieved, 80c51 chosen here as a series of single-chip CPU,
  •   用单片机控制8位LED灯的流水点亮及其PROTEUS仿真   摘要:LED灯的流水控制可以由多种方式实现,这里选用80c51系列单片机作为CPU,采用函数型指针的方式编程,用Proteus进行电路图绘制和仿真,用keil进行编译和虚拟写入,得到了理想的仿真效果。   Abstract: LED lights from a variety of water control can be achieved, 80c51 chosen here as a series of single-chip CPU, >>
  • 来源:bbs.ofweek.com/forum.php?mod=viewthread&tid=61661&mobile=1
  • Nios嵌入式处理器系统由Nios嵌入式处理器、DMA控制器、数据存储区SDRAM、程序存储区F1ash和Avalon总线构成。其中DMA控制器用于实现两个存储器之间,或者存储器和外设之间,或者是两个外设之间的直接数据传输。DMA模块用于连接支持流模式传输的外设,并允许定长或变长的数据传输,而不需要CPU的干涉。在Ultra DMA数据传输的过程中,可以一次性传输最多256个扇区的数据,所以在系统中使用DMA控制器可以方便地在硬盘与系统中各种支持流传输模式的设备之间建立直通连接,提高系统的数据传输效率。
  • Nios嵌入式处理器系统由Nios嵌入式处理器、DMA控制器、数据存储区SDRAM、程序存储区F1ash和Avalon总线构成。其中DMA控制器用于实现两个存储器之间,或者存储器和外设之间,或者是两个外设之间的直接数据传输。DMA模块用于连接支持流模式传输的外设,并允许定长或变长的数据传输,而不需要CPU的干涉。在Ultra DMA数据传输的过程中,可以一次性传输最多256个扇区的数据,所以在系统中使用DMA控制器可以方便地在硬盘与系统中各种支持流传输模式的设备之间建立直通连接,提高系统的数据传输效率。 >>
  • 来源:www.mcu123.com/news/Article/ARMsource/ARM/200610/2366.html
  • 由若干个正沿D触发器构成的一次能存储多位二进制代码的时序逻辑电路,叫寄存器。寄存器用于存储一组二进制数。 缓冲寄存器(buffer)  4位缓冲寄存器 工作原理:设有二进制(4位)数X3X2X1X0要存到缓冲器中。此Buffer 由D Register组成,将X送到Q端,CLK正沿未到Q3Q1不受X3X0影响,保持原状。 CLK到Q_传送给X,由Y输出, 这样将数据装到寄存器中。 弊端:X要送到Q端,只受CLK控制,即只要将X加到D端。CLK一到立即送到Q去,数据被冲掉,不可控。为此增设一个可控的门:L门
  • 由若干个正沿D触发器构成的一次能存储多位二进制代码的时序逻辑电路,叫寄存器。寄存器用于存储一组二进制数。 缓冲寄存器(buffer) 4位缓冲寄存器 工作原理:设有二进制(4位)数X3X2X1X0要存到缓冲器中。此Buffer 由D Register组成,将X送到Q端,CLK正沿未到Q3Q1不受X3X0影响,保持原状。 CLK到Q_传送给X,由Y输出, 这样将数据装到寄存器中。 弊端:X要送到Q端,只受CLK控制,即只要将X加到D端。CLK一到立即送到Q去,数据被冲掉,不可控。为此增设一个可控的门:L门 >>
  • 来源:www.science.globalsino.com/1/1science9355.html
  • 4.4.2 移位型计数器 移位寄存器也可以构成计数器,称为移位型计数器。它有两种结构:环形计数器和扭环形计数器。 图 4-4-3 环形计数器和扭环形计数器 4.4.3 串-并变换器及并-串变换器 串-并变换器是把若干位串行二进制编码变成并行二进制编码的电路。并-串变换器则刚刚相反。  图 4-4-4 8位串-并变换器  图 4-4-5 8位并-串变换器 4.
  • 4.4.2 移位型计数器 移位寄存器也可以构成计数器,称为移位型计数器。它有两种结构:环形计数器和扭环形计数器。 图 4-4-3 环形计数器和扭环形计数器 4.4.3 串-并变换器及并-串变换器 串-并变换器是把若干位串行二进制编码变成并行二进制编码的电路。并-串变换器则刚刚相反。 图 4-4-4 8位串-并变换器 图 4-4-5 8位并-串变换器 4. >>
  • 来源:gc.nuaa.edu.cn/digital/kejian/ch4/4-4.htm
  • 摘要:介绍低功非法收入数据采集系统的USB通信接口设计方法。该设计以超低功耗单片机MSP430F13X为主控制芯片,为主控制芯片,连接Cygnal公司的UART转USB芯片CP2101,实现低功耗数据采集系统的USB接口设计。在IAR Embedded Workbench集成开发环境和VC++环境中,编辑单片机与主机的通信协议。该设计具有超低功耗、高集成度和设计简便等优点,适于便携式电子设备的开发应用。 关键词:超低功耗 MSP430 数据采集 USB接口设计 引言 实现系统运行的最小功耗是现代电子系统的
  • 摘要:介绍低功非法收入数据采集系统的USB通信接口设计方法。该设计以超低功耗单片机MSP430F13X为主控制芯片,为主控制芯片,连接Cygnal公司的UART转USB芯片CP2101,实现低功耗数据采集系统的USB接口设计。在IAR Embedded Workbench集成开发环境和VC++环境中,编辑单片机与主机的通信协议。该设计具有超低功耗、高集成度和设计简便等优点,适于便携式电子设备的开发应用。 关键词:超低功耗 MSP430 数据采集 USB接口设计 引言 实现系统运行的最小功耗是现代电子系统的 >>
  • 来源:www.eeworld.com.cn/designarticles/others/200703/10004.html
  • 我们选择的是(TRG=10 & PT=1)倒数第二个选项,只要设置了一个装载值和比较值就可以确定占空比和周期。 设置装载值: TI8168_EVM#mw.l 0x48044040 0xffffffe0 vcD4KPHA+y8Shosno1sOxyL3PJiMyMDU0MDujujwvcD4KPHA+VEk4MTY4X0VWTSNtdy5sIDB4NDgwNDQwNGMgMHhmZmZmZmZmMCA8YnI+CjwvcD4KPHA+PGltZyBzcmM
  • 我们选择的是(TRG=10 & PT=1)倒数第二个选项,只要设置了一个装载值和比较值就可以确定占空比和周期。 设置装载值: TI8168_EVM#mw.l 0x48044040 0xffffffe0 vcD4KPHA+y8Shosno1sOxyL3PJiMyMDU0MDujujwvcD4KPHA+VEk4MTY4X0VWTSNtdy5sIDB4NDgwNDQwNGMgMHhmZmZmZmZmMCA8YnI+CjwvcD4KPHA+PGltZyBzcmM >>
  • 来源:www.41443.com/HTML/Java/20150320/358056.html
  • 线16:连接到PVD输出。PVD(Programmable Votage Detector),即可编程电压监测器。作用是监视供电电压,在供电电压下降到给定的阀值以下时,产生一个中断,通知软件做紧急处理。当供电电压又恢复到给定的阀值以上时,也会产生一个中断,通知软件供电恢复。
  • 线16:连接到PVD输出。PVD(Programmable Votage Detector),即可编程电压监测器。作用是监视供电电压,在供电电压下降到给定的阀值以下时,产生一个中断,通知软件做紧急处理。当供电电压又恢复到给定的阀值以上时,也会产生一个中断,通知软件供电恢复。 >>
  • 来源:www.stm8.cn/news/STM32File/1129.html
  • 1、显示模块 (1)静态显示 静态显示的优点是编程容易,管理简单,亮度较高。但是占用口线资源较多。 (2)动态显示 动态显示就是一位一位地轮流点亮显示器各个位(扫描),对于显示器的每一位来说,每隔一段时间点亮一次。显示器的亮度既与导通电流有关,也与点亮时间和间隔时间的比例有关。调整电流和时间参数,可实现亮度较高较稳定的显示。 扫描显示方式,即在某一时刻,只让某一位的位选线处于选通状态,而其它各位的位选线处于关闭状态,同时,段选线上输出相应位要显示字符的字型码,这样同一时刻,4位LED中只有选通的那一位显示
  • 1、显示模块 (1)静态显示 静态显示的优点是编程容易,管理简单,亮度较高。但是占用口线资源较多。 (2)动态显示 动态显示就是一位一位地轮流点亮显示器各个位(扫描),对于显示器的每一位来说,每隔一段时间点亮一次。显示器的亮度既与导通电流有关,也与点亮时间和间隔时间的比例有关。调整电流和时间参数,可实现亮度较高较稳定的显示。 扫描显示方式,即在某一时刻,只让某一位的位选线处于选通状态,而其它各位的位选线处于关闭状态,同时,段选线上输出相应位要显示字符的字型码,这样同一时刻,4位LED中只有选通的那一位显示 >>
  • 来源:www.avrvi.com/class/dianyadianliu/essay%20summary.htm
  • C串行总线标准,这里不再赘述。而S5920外加总线信号分为输入(in)、输出(out)和双向三态(t/s)三种。下面对S5920的外加总线引脚作一分类描述: 3.1 信箱通道引脚   MDMODE:(in),信箱通道数据模式选择端。高电平时,MD[70]信号恒为输入;低电平时,由LOAD#信号控制MD[70]为输入或输出。 LOAD#:(in),高电平时,MD[70]为输入,下一个时钟ADCLK的上升沿将数据锁入到外加总线输出信箱寄存器的第三字节;当低电平且MDMODE为0时,MD[70]上显示PC
  • C串行总线标准,这里不再赘述。而S5920外加总线信号分为输入(in)、输出(out)和双向三态(t/s)三种。下面对S5920的外加总线引脚作一分类描述: 3.1 信箱通道引脚   MDMODE:(in),信箱通道数据模式选择端。高电平时,MD[70]信号恒为输入;低电平时,由LOAD#信号控制MD[70]为输入或输出。 LOAD#:(in),高电平时,MD[70]为输入,下一个时钟ADCLK的上升沿将数据锁入到外加总线输出信箱寄存器的第三字节;当低电平且MDMODE为0时,MD[70]上显示PC >>
  • 来源:lunwen.freekaoyan.com/ligonglunwen/dianzi/20080216/120313686576916.shtml
  • DM8168的PWM是通过TIMx_OUT引脚输出的,需要对Timer进行配置才能有波形输出。 对Timer的时钟进行配置,确保Timer能正常工作。 设置寄存器之前关闭Timer。 设置定时溢出后的装载值。 设置比较值,该值决定PWM占空比。 设置internal counter值。 启动Timer。 启动DM8168过后,停在U-boot界面,使用U-boot的内存读写工具来进行调试。 一、修改CM_ALWON_TIMER_4_CLKCTRL,该
  • DM8168的PWM是通过TIMx_OUT引脚输出的,需要对Timer进行配置才能有波形输出。 对Timer的时钟进行配置,确保Timer能正常工作。 设置寄存器之前关闭Timer。 设置定时溢出后的装载值。 设置比较值,该值决定PWM占空比。 设置internal counter值。 启动Timer。 启动DM8168过后,停在U-boot界面,使用U-boot的内存读写工具来进行调试。 一、修改CM_ALWON_TIMER_4_CLKCTRL,该 >>
  • 来源:www.jeepshoe.org/454284201.htm
  • 需要的功能模块都集成到一个 里, 构建一个可编程的片上系统[1]。它还具有灵活的设计方式,可裁减、可扩充、可升级,具备系统可编程等功能,是一种优秀的嵌入式系统设计技术[2]。本文研究了一种基于SOPC技术的嵌入式数字音频录放系统的设计方案。系统通过在FPGA芯片上配置NiosII软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,并结合嵌入式系统所支持的软件设计来控制音频编/解码芯片WM8731和SDRAM,实现了音频信号的A/D、D/A转换、存储、回放等功能。由于采用了SOPC和DMA控制技术,该
  • 需要的功能模块都集成到一个 里, 构建一个可编程的片上系统[1]。它还具有灵活的设计方式,可裁减、可扩充、可升级,具备系统可编程等功能,是一种优秀的嵌入式系统设计技术[2]。本文研究了一种基于SOPC技术的嵌入式数字音频录放系统的设计方案。系统通过在FPGA芯片上配置NiosII软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,并结合嵌入式系统所支持的软件设计来控制音频编/解码芯片WM8731和SDRAM,实现了音频信号的A/D、D/A转换、存储、回放等功能。由于采用了SOPC和DMA控制技术,该 >>
  • 来源:www.lightingsd.com/html/zhaomingbaike/dianzijishu/2009/0322/45479.html
  • • 低功耗的闲置和掉电模式 • 片内振荡器和时钟电路 3.1.2 管脚说明 P0口:P0口为一个8位漏级开路双向I/O口,每脚可吸收8个TTL门电流。当P0口的管脚第一次写1时,被定义为高阻输入。P0能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。在FIASH编程时,P0 口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。 P1口:P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后,被
  • • 低功耗的闲置和掉电模式 • 片内振荡器和时钟电路 3.1.2 管脚说明 P0口:P0口为一个8位漏级开路双向I/O口,每脚可吸收8个TTL门电流。当P0口的管脚第一次写1时,被定义为高阻输入。P0能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。在FIASH编程时,P0 口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。 P1口:P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后,被 >>
  • 来源:1-fun.com/a/dianzisheji/2016/0730/161.html