•       图4是倒计时器检测控制电路的简化电路原理图,89C51控制74HC595实现笔段的静态显示控制,三极管TIP41C作为段驱动器。红、绿两色显示切换用89C51 I/O控制,用两个大功率三极管TIP127(加散热片)实现。   74HC595是具有8位移位寄存器、带三态锁存输出的逻辑芯片。输出口具有较强的驱动能力,QA~QH为±35mA,QH′为±25mA。89C51通过I/O控制74HC595实现笔段的静态显示,节省MCU的I/O端口。74HC595管脚
  •      图4是倒计时器检测控制电路的简化电路原理图,89C51控制74HC595实现笔段的静态显示控制,三极管TIP41C作为段驱动器。红、绿两色显示切换用89C51 I/O控制,用两个大功率三极管TIP127(加散热片)实现。   74HC595是具有8位移位寄存器、带三态锁存输出的逻辑芯片。输出口具有较强的驱动能力,QA~QH为±35mA,QH′为±25mA。89C51通过I/O控制74HC595实现笔段的静态显示,节省MCU的I/O端口。74HC595管脚 >>
  • 来源:meng.cecb2b.com/info/20120417/34998_3.html
  • 步进电机内部结构如图1所示:  如何能使它转起来呢?一搬有两种方法: 1.单相驱动:一相一相驱动,线圈加高电平顺序是:黄蓝红橙;或是:橙红蓝黄。其中黑白接地。 2.双相驱动:当要求电动机输出大功率时可以两相两相同时驱动,线圈加高电平顺序为:黄+红蓝+橙;或是:橙+蓝红+黄。 了解步进电机的驱动方式后、我想到了用移位寄存器产生移位脉冲来让步进电机动起来。电路如图2。  图2是通过拨码开关控制74LS194使Q0、Q1、Q2、Q3产生上面提过的两种移位脉冲来控制U1(光电耦合器
  • 步进电机内部结构如图1所示: 如何能使它转起来呢?一搬有两种方法: 1.单相驱动:一相一相驱动,线圈加高电平顺序是:黄蓝红橙;或是:橙红蓝黄。其中黑白接地。 2.双相驱动:当要求电动机输出大功率时可以两相两相同时驱动,线圈加高电平顺序为:黄+红蓝+橙;或是:橙+蓝红+黄。 了解步进电机的驱动方式后、我想到了用移位寄存器产生移位脉冲来让步进电机动起来。电路如图2。 图2是通过拨码开关控制74LS194使Q0、Q1、Q2、Q3产生上面提过的两种移位脉冲来控制U1(光电耦合器 >>
  • 来源:www.zxskj.cn/dianzi/zidongkongzhidianlu/1316.html
  • 处理。  在图8.8.3中还画出了第5到第8个时钟脉冲作用下,输入数码在寄存器中移位的波形(如图8.8.2所示)。由图可见,在第8个时钟脉冲作用后,数码从Q3端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q端串行输出。根据需要,可用更多的触发器组成多位移位寄存器。 除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器,其级间连接方式如图8.
  • 处理。 在图8.8.3中还画出了第5到第8个时钟脉冲作用下,输入数码在寄存器中移位的波形(如图8.8.2所示)。由图可见,在第8个时钟脉冲作用后,数码从Q3端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q端串行输出。根据需要,可用更多的触发器组成多位移位寄存器。 除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器,其级间连接方式如图8. >>
  • 来源:www.pw0.cn/baike/jidianqi/20161059683.html
  • 这两天做项目,需要用到 CRC 校验。以前没搞过这东东,以为挺简单的。结果看看别人提供的汇编源程序,居然看不懂。花了两天时间研究了一下 CRC 校验,希望我写的这点东西能够帮助和我有同样困惑的朋友节省点时间。 先是在网上下了一堆乱七八遭的资料下来,感觉都是一个模样,全都是从 CRC 的数学原理开始,一长串的表达式看的我头晕。第一次接触还真难以理解。这些东西不想在这里讲,随便找一下都是一大把。我想根据源代码来分析会比较好懂一些。 费了老大功夫,才搞清楚 CRC 根据”权”(即多项表达
  • 这两天做项目,需要用到 CRC 校验。以前没搞过这东东,以为挺简单的。结果看看别人提供的汇编源程序,居然看不懂。花了两天时间研究了一下 CRC 校验,希望我写的这点东西能够帮助和我有同样困惑的朋友节省点时间。 先是在网上下了一堆乱七八遭的资料下来,感觉都是一个模样,全都是从 CRC 的数学原理开始,一长串的表达式看的我头晕。第一次接触还真难以理解。这些东西不想在这里讲,随便找一下都是一大把。我想根据源代码来分析会比较好懂一些。 费了老大功夫,才搞清楚 CRC 根据”权”(即多项表达 >>
  • 来源:www.baiheee.com/Documents/090107/090107125924.htm
  • 0  引言 L ED 图文显示屏没有公认的严格定义,其主要特征是只控制L ED 点阵中各发光器件的通断(发光 或熄灭) ,而不控制L ED 的发光强弱。L ED 器件的颜色可以是单色、双色,甚至是多色的。L ED 图文屏的外观可以做成条形,叫做条形图文显示屏(简称条屏) ,也可以按照一定的高宽比例做成矩形的平面图文显示屏。实际上,条屏不过是宽度远大于高度的图文显示屏,在显示与控制原理上并无区别,故本文以条屏为例加以说明。 1  显示系统简介 图文显示系统由多块显示屏和上位计算机组成。每块显示屏的位置是分散
  • 0  引言 L ED 图文显示屏没有公认的严格定义,其主要特征是只控制L ED 点阵中各发光器件的通断(发光 或熄灭) ,而不控制L ED 的发光强弱。L ED 器件的颜色可以是单色、双色,甚至是多色的。L ED 图文屏的外观可以做成条形,叫做条形图文显示屏(简称条屏) ,也可以按照一定的高宽比例做成矩形的平面图文显示屏。实际上,条屏不过是宽度远大于高度的图文显示屏,在显示与控制原理上并无区别,故本文以条屏为例加以说明。 1  显示系统简介 图文显示系统由多块显示屏和上位计算机组成。每块显示屏的位置是分散 >>
  • 来源:www.embed.cc/HTML/MCU/zongheyingyong/2018/0701/15455.html
  • 2 由HT6720组成的RFID系统 由HT6720组成的RFID系统结构如图3所示,其中异步收发芯片是射频识别系统的真正数据载体。通常,这种电子标签没有自己的供电电源?电池?,只是在阅读器的响应范围之内应答器才是有源的,应答器工作所需的能量是通过非接触的耦合元件传输给应答器的。阅读器先从天线发射13.56MHz的载波信号,以便在异步收发器上的LC振荡电路中把载波信号的能量转变成电压形式,从而为内部带泵电路的异步收发器芯片提供电源。如果感应的电压足够高,当泵电压达到内部LC振荡电路的接入电压时,被激活的异
  • 2 由HT6720组成的RFID系统 由HT6720组成的RFID系统结构如图3所示,其中异步收发芯片是射频识别系统的真正数据载体。通常,这种电子标签没有自己的供电电源?电池?,只是在阅读器的响应范围之内应答器才是有源的,应答器工作所需的能量是通过非接触的耦合元件传输给应答器的。阅读器先从天线发射13.56MHz的载波信号,以便在异步收发器上的LC振荡电路中把载波信号的能量转变成电压形式,从而为内部带泵电路的异步收发器芯片提供电源。如果感应的电压足够高,当泵电压达到内部LC振荡电路的接入电压时,被激活的异 >>
  • 来源:lunwen.freekaoyan.com/ligonglunwen/dianzi/20061026/10379.shtml
  • 移位寄存器 移位寄存器不仅有存放数码而且有 的功能。 下图是由JK触发器组成的四位移位寄存器  下图是由维持阻塞型D触发器组成的四位移位寄存器。它既可并行输入(输入端为,)/串行输出(输出端为),又可串行输入(输入端为D)/串行输出。    下图所示的是应用于加法器中的一种。图中,,,是三个n位的移位寄存器,和是并行输入/串行输出,是串行输入/并行输出。  
  • 移位寄存器 移位寄存器不仅有存放数码而且有 的功能。 下图是由JK触发器组成的四位移位寄存器 下图是由维持阻塞型D触发器组成的四位移位寄存器。它既可并行输入(输入端为,)/串行输出(输出端为),又可串行输入(输入端为D)/串行输出。   下图所示的是应用于加法器中的一种。图中,,,是三个n位的移位寄存器,和是并行输入/串行输出,是串行输入/并行输出。   >>
  • 来源:eelab.sjtu.edu.cn/dg/wlkc/netpages/d22_2_2.htm
  • 一种基于移位寄存器的CAM的Verilog HDL实现 摘要:一种利用Verilog HDL设计CAM的方案,该方案以移位寄存器为核心,所实现的CAN具有可重新配置改变字长、易于扩展、匹配查找速度等特点,并在网络协处理器仿真中得到了应用。 关键词:CAM 移位寄存器 Verilog HDL CAM (Content Addressable Memory,内容可寻址存储器)是一种特殊的存储阵列。它通过将输入数据与CAM中存储的所有数据项同时进行比较,迅速判断出输入数据是否与CAM中的 存储数据项相匹配,并给
  • 一种基于移位寄存器的CAM的Verilog HDL实现 摘要:一种利用Verilog HDL设计CAM的方案,该方案以移位寄存器为核心,所实现的CAN具有可重新配置改变字长、易于扩展、匹配查找速度等特点,并在网络协处理器仿真中得到了应用。 关键词:CAM 移位寄存器 Verilog HDL CAM (Content Addressable Memory,内容可寻址存储器)是一种特殊的存储阵列。它通过将输入数据与CAM中存储的所有数据项同时进行比较,迅速判断出输入数据是否与CAM中的 存储数据项相匹配,并给 >>
  • 来源:1-fun.com/a/ruanjiankaifa/2016/0814/1195.html
  • 这是单价,数量100片起价格另议 概述: 74HC595 是一款漏极开路输出的CMOS 移位寄存器,输出端口为可控的三态输出 端,亦能串行输出控制下一级级联芯片。 特点: 􀁺 高速移位时钟频率Fmax>25MHz 􀁺 标准串行(SPI)接口 􀁺 CMOS 串行输出,可用于多个设备的级联 􀁺 低功耗:TA =25时,Icc=4A(MAX)
  • 这是单价,数量100片起价格另议 概述: 74HC595 是一款漏极开路输出的CMOS 移位寄存器,输出端口为可控的三态输出 端,亦能串行输出控制下一级级联芯片。 特点: 􀁺 高速移位时钟频率Fmax>25MHz 􀁺 标准串行(SPI)接口 􀁺 CMOS 串行输出,可用于多个设备的级联 􀁺 低功耗:TA =25时,Icc=4A(MAX) >>
  • 来源:880927.21523.30la.com.cn/list.asp?id=55
  • 图 2. 调用Modbus RTU 主站读写子程序 各参数意义如下: a. EN 使能: 同一时刻只能有一个读写功能(即 MBUS_MSG)使能 注意:建议每一个读写功能(即 MBUS_MSG)都用上一个 MBUS_MSG 指令的 Done 完成位来激活,以保证所有读写指令循环进行(见例程)。 b. First 读写请求位: 每一个新的读写请求必须使用脉冲触发 c.
  • 图 2. 调用Modbus RTU 主站读写子程序 各参数意义如下: a. EN 使能: 同一时刻只能有一个读写功能(即 MBUS_MSG)使能 注意:建议每一个读写功能(即 MBUS_MSG)都用上一个 MBUS_MSG 指令的 Done 完成位来激活,以保证所有读写指令循环进行(见例程)。 b. First 读写请求位: 每一个新的读写请求必须使用脉冲触发 c. >>
  • 来源:m.gkong.com/bbs/166464.ashx
  • 这是单价,数量100片起价格另议 概述: 74HC595 是一款漏极开路输出的CMOS 移位寄存器,输出端口为可控的三态输出 端,亦能串行输出控制下一级级联芯片。 特点: 􀁺 高速移位时钟频率Fmax>25MHz 􀁺 标准串行(SPI)接口 􀁺 CMOS 串行输出,可用于多个设备的级联 􀁺 低功耗:TA =25时,Icc=4A(MAX)
  • 这是单价,数量100片起价格另议 概述: 74HC595 是一款漏极开路输出的CMOS 移位寄存器,输出端口为可控的三态输出 端,亦能串行输出控制下一级级联芯片。 特点: 􀁺 高速移位时钟频率Fmax>25MHz 􀁺 标准串行(SPI)接口 􀁺 CMOS 串行输出,可用于多个设备的级联 􀁺 低功耗:TA =25时,Icc=4A(MAX) >>
  • 来源:880927.21523.30la.com.cn/list.asp?id=55
  • 下面便以以下的程序来讲解指令的使用,用I0.2的上升沿来执行移位寄存器指令,那么就是一个扫描周期移一位的,指令中V100.0是移位寄存器的最低位,I0.3里面存的是0或1的数值,指令指定是移位加的,移位寄存器的长度是4。我们结合下面的时序图和移位的图来看,若V100为0000 0101,因为移位寄存器的长度是4,那么只有0101,当I0.
  • 下面便以以下的程序来讲解指令的使用,用I0.2的上升沿来执行移位寄存器指令,那么就是一个扫描周期移一位的,指令中V100.0是移位寄存器的最低位,I0.3里面存的是0或1的数值,指令指定是移位加的,移位寄存器的长度是4。我们结合下面的时序图和移位的图来看,若V100为0000 0101,因为移位寄存器的长度是4,那么只有0101,当I0. >>
  • 来源:blog.sina.com.cn/s/blog_8d586f570102veg4.html
  • 这个学期开始学FPGA开发,使用的开发板是Nexys3,硬件编程语言是Verilog。苦于之前一直没有找到很好的代码学习资料,于是在这里将自己写过的一些相对简单的代码整理了一下分享开来,希望能对各位初学者有所帮助。   本文提供的Verilog代码都是属于Demo级别的,不过限于本人水平,也不免会有一些瑕疵,这里仅供参考,还请各位慎思!(博学、审问、慎思、明辨、笃行。 我的校训啊!)   如果各位还想学习更加复杂的Verilog project,请持续关注我以后的博客更新。(
  • 这个学期开始学FPGA开发,使用的开发板是Nexys3,硬件编程语言是Verilog。苦于之前一直没有找到很好的代码学习资料,于是在这里将自己写过的一些相对简单的代码整理了一下分享开来,希望能对各位初学者有所帮助。 本文提供的Verilog代码都是属于Demo级别的,不过限于本人水平,也不免会有一些瑕疵,这里仅供参考,还请各位慎思!(博学、审问、慎思、明辨、笃行。 我的校训啊!) 如果各位还想学习更加复杂的Verilog project,请持续关注我以后的博客更新。( >>
  • 来源:www.cfanz.cn/index.php?c=article&a=read&id=222654
  • 这是一个关于电子科学与技术介绍ppt模板,主要介绍时序逻辑电路的基本概念、时序逻辑电路的一般分析方法、计数器、时序逻辑电路的设计方法。欢迎点击下载哦。 PPT预览   PPT内容 第六章 时序逻辑电路 6.1 时序逻辑电路的基本概念 一、 时序逻辑电路的结构及特点 时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号,还与电路的原状态有关。 时序电路的特点:(1)含有具有记忆元件(最常用的是触发器)。(2)具有反馈通道。 6.
  • 这是一个关于电子科学与技术介绍ppt模板,主要介绍时序逻辑电路的基本概念、时序逻辑电路的一般分析方法、计数器、时序逻辑电路的设计方法。欢迎点击下载哦。 PPT预览 PPT内容 第六章 时序逻辑电路 6.1 时序逻辑电路的基本概念 一、 时序逻辑电路的结构及特点 时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号,还与电路的原状态有关。 时序电路的特点:(1)含有具有记忆元件(最常用的是触发器)。(2)具有反馈通道。 6. >>
  • 来源:www.pptok.com/pptok/20161224131083.html
  • 从上面的算法可以看出,处理数据的采样时钟对每一个抽头来说都是并行的,并且加法器和移位寄存器采用级联方式,完成了累加器的功能,综合了加法器和移位寄存器的优点,而且这种算法的各级结构相同,方便扩展,实现了任意阶数的滤波器。算法中,真正点用系统资源的是乘法器。如果将系数量化成二进制,就能采用移位寄存器和加法器实现乘法功能。对于一个特定的滤波器,由于它有固定的系数,乘法功能就是一个长数乘法器。下面将讨论乘法器的设计问题。 2 FIR并行滤波器的乘法器设计 在并行滤波器的设计中,每一个乘法器的一端输入数据,另一端为
  • 从上面的算法可以看出,处理数据的采样时钟对每一个抽头来说都是并行的,并且加法器和移位寄存器采用级联方式,完成了累加器的功能,综合了加法器和移位寄存器的优点,而且这种算法的各级结构相同,方便扩展,实现了任意阶数的滤波器。算法中,真正点用系统资源的是乘法器。如果将系数量化成二进制,就能采用移位寄存器和加法器实现乘法功能。对于一个特定的滤波器,由于它有固定的系数,乘法功能就是一个长数乘法器。下面将讨论乘法器的设计问题。 2 FIR并行滤波器的乘法器设计 在并行滤波器的设计中,每一个乘法器的一端输入数据,另一端为 >>
  • 来源:xilinx.eetop.cn/?action-viewnews-itemid-144
  • 提示: 左右移位寄存器(SFTR)指令 指令说明。指令说明如下。 指令使用举例。左右移位寄存器(SFTR)指令使用如图8-11所示。 当常开触点0.00触点闭合时,由于H0通道的复位输入位(H0. 15)为0、移位信号输入位为1、移位方向位为1,故SFTR指令执行时会进行左移位,D100~D102通道的数据都往左移一位,H0通道的数据输入位的数据会移
  • 提示: 左右移位寄存器(SFTR)指令 指令说明。指令说明如下。 指令使用举例。左右移位寄存器(SFTR)指令使用如图8-11所示。 当常开触点0.00触点闭合时,由于H0通道的复位输入位(H0. 15)为0、移位信号输入位为1、移位方向位为1,故SFTR指令执行时会进行左移位,D100~D102通道的数据都往左移一位,H0通道的数据输入位的数据会移 >>
  • 来源:www.aitmy.com/news/201508/28/news_95991.html
  •   键盘的编程操作采用的哥按键的操作方式,即:左右移动键菜单进入或上回退键、选择确定键来完成上述功能的所有操作。 :在仪表测量显示的情况下,按该按键进入编程模式,仪表提示密码CODE(初始为0001);另一个作用是在编程操作过程中,起上退作用。例如,在编程模式INPT-I.
  •   键盘的编程操作采用的哥按键的操作方式,即:左右移动键菜单进入或上回退键、选择确定键来完成上述功能的所有操作。 :在仪表测量显示的情况下,按该按键进入编程模式,仪表提示密码CODE(初始为0001);另一个作用是在编程操作过程中,起上退作用。例如,在编程模式INPT-I. >>
  • 来源:yqjinya.com/product-detail.asp?id=123