• 图13 因为Quartus II 9.0平台仿真不能超过1S,于是直接下载到DE2板上运行,结果运行成功。 4.3 实验结论 通过实验4的实验过程,我学会灵活应用T触发器,通过设计各个进制的加法计数器,并且仿真、下载运行成功,同时用自己设计出来的与调用LPM做的工程相比较,自己做的优化程度没有调用LPM的好,设计有待提高。 请继续学习实验5:
  • 图13 因为Quartus II 9.0平台仿真不能超过1S,于是直接下载到DE2板上运行,结果运行成功。 4.3 实验结论 通过实验4的实验过程,我学会灵活应用T触发器,通过设计各个进制的加法计数器,并且仿真、下载运行成功,同时用自己设计出来的与调用LPM做的工程相比较,自己做的优化程度没有调用LPM的好,设计有待提高。 请继续学习实验5: >>
  • 来源:bbs.elecfans.com/home.php?mod=space&uid=1219266&do=blog&id=258644
  • 所接收。由于置数操作必须有CP脉冲上升沿相配合,故称为同步置数。   (3)保持功能   在CR=LD=1的条件下,当T=P=0时,不管有无CP脉冲作用,计数器都将保持原有状态不变(停止计数) 。   (4)同步二进制计数功能   当CR=LD=P=T=1时,74LS161处于计数状态,电路从0000状态开始,连续输入16个计数脉冲后,电路 将从 1111 状态返回到0000状态,状态表见表2。   (5)进位输出C   当计数控制端T=1,且触发器全为1时,进位输出为1,否则为零。   表1 74LS1
  • 所接收。由于置数操作必须有CP脉冲上升沿相配合,故称为同步置数。   (3)保持功能   在CR=LD=1的条件下,当T=P=0时,不管有无CP脉冲作用,计数器都将保持原有状态不变(停止计数) 。   (4)同步二进制计数功能   当CR=LD=P=T=1时,74LS161处于计数状态,电路从0000状态开始,连续输入16个计数脉冲后,电路 将从 1111 状态返回到0000状态,状态表见表2。   (5)进位输出C   当计数控制端T=1,且触发器全为1时,进位输出为1,否则为零。   表1 74LS1 >>
  • 来源:www.gdjyw.com/web-shebei/dianqidianlujichu/15783.html
  • 通过修改消息队列组件ActiveMQ的配置文件activemq.xml,以效率优先的原则调整相关参数,配置说明如下: 5.1 ActiveMQ消息通知配置 消息通知实现了ActiveMQ的Broker上各种操作的记录跟踪和通知。但是在使用临时队列实现同步消息时我们发现ActiveMQ产生了大量advisory通知消息,并且这些消息反复在网络中传输。这有可能与ActiveMQ 同步消息ACK机制有关。  取消消息通知的配置方法,在配置文件中增加如下配置: <broker xmlns="http:/
  • 通过修改消息队列组件ActiveMQ的配置文件activemq.xml,以效率优先的原则调整相关参数,配置说明如下: 5.1 ActiveMQ消息通知配置 消息通知实现了ActiveMQ的Broker上各种操作的记录跟踪和通知。但是在使用临时队列实现同步消息时我们发现ActiveMQ产生了大量advisory通知消息,并且这些消息反复在网络中传输。这有可能与ActiveMQ 同步消息ACK机制有关。 取消消息通知的配置方法,在配置文件中增加如下配置: <broker xmlns="http:/ >>
  • 来源:www.csdn.net/article/2015-09-29/2825817-ActiveMQ-OneMM?locationNum=15
  • 芯航线普利斯队长精心奉献 实验目的:以计数器为例学会简单的时序逻辑电路设计 实验平台:芯航线FPGA核心板  实验原理: 时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入,还与前一时刻输入形成的状态有关。这跟组合逻辑电路相反,组合逻辑的输出只会跟目前的输入成一种函数关系。换句话说,时序逻辑拥有储存元件(内存)来存储信息,而组合逻辑则没有。 计数器的核心元件是触发器,基本功能是对脉冲进行计数,其所能记忆脉冲最大的数目称为该计数器的模/值,常用在分频、定时等处。计数器的种类很多,按照计数方式的不同
  • 芯航线普利斯队长精心奉献 实验目的:以计数器为例学会简单的时序逻辑电路设计 实验平台:芯航线FPGA核心板 实验原理: 时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入,还与前一时刻输入形成的状态有关。这跟组合逻辑电路相反,组合逻辑的输出只会跟目前的输入成一种函数关系。换句话说,时序逻辑拥有储存元件(内存)来存储信息,而组合逻辑则没有。 计数器的核心元件是触发器,基本功能是对脉冲进行计数,其所能记忆脉冲最大的数目称为该计数器的模/值,常用在分频、定时等处。计数器的种类很多,按照计数方式的不同 >>
  • 来源:www.cnblogs.com/xiaomeige/p/5500936.html
  • 0 引言 各种MSI中规模数字集成电路都有自己的主要特性和应用目标,如果进行非常规使用,则改变它的使用方向,就可进一步发挥其功能和作用。扩展专用集成电路的应用领域是一项有实际意义的研究。本文研究了MSI可编程计数器改变应用方向的逻辑修改方法及时序逻辑电路的设计技术。 1 基本原理 74LSl61是可编程中规模同步4位二进制加法计数器,图1为其图形符号。其中,Q3,Q2,Q1,Q0为计数状态输出端;C为进位输出端;EP,ET为计数控制端;为预置数控制端;D3~D0为预置数输入端;为异步置零控制端;CP为计数
  • 0 引言 各种MSI中规模数字集成电路都有自己的主要特性和应用目标,如果进行非常规使用,则改变它的使用方向,就可进一步发挥其功能和作用。扩展专用集成电路的应用领域是一项有实际意义的研究。本文研究了MSI可编程计数器改变应用方向的逻辑修改方法及时序逻辑电路的设计技术。 1 基本原理 74LSl61是可编程中规模同步4位二进制加法计数器,图1为其图形符号。其中,Q3,Q2,Q1,Q0为计数状态输出端;C为进位输出端;EP,ET为计数控制端;为预置数控制端;D3~D0为预置数输入端;为异步置零控制端;CP为计数 >>
  • 来源:www.midiqi.com/knowledge/a46243.html
  • 新版 iThoughts 的图标进一步向 Apple 原生风格靠拢,毫无违和感。首次打开,会展现一张名为「Welcome」的导图,既是一张完美的模版,也在字里行间展现了全部功能。工具栏只有简洁的一列,寥寥几个按键就能完成百分之 80% 的操作,易于上手。  最左边书本样式的按钮是文件管理器,点开就能看到程序中全部导图,可以方便地按照文件名或者编辑时间排序。  齿轮按钮用来给导图进行模板设置,从层级风格到自己粗细均能设置。吐槽一句,没有原生中文支持对很多用户来说是个障碍。
  • 新版 iThoughts 的图标进一步向 Apple 原生风格靠拢,毫无违和感。首次打开,会展现一张名为「Welcome」的导图,既是一张完美的模版,也在字里行间展现了全部功能。工具栏只有简洁的一列,寥寥几个按键就能完成百分之 80% 的操作,易于上手。 最左边书本样式的按钮是文件管理器,点开就能看到程序中全部导图,可以方便地按照文件名或者编辑时间排序。 齿轮按钮用来给导图进行模板设置,从层级风格到自己粗细均能设置。吐槽一句,没有原生中文支持对很多用户来说是个障碍。 >>
  • 来源:sspai.com/25386
  • 计数器处于不同现态时通过数据选择器选择不同的外部输入信号作用于EP,ET及端,对74LSl61可编程计数器的基本工作时序进行修改,在时钟脉冲CP的作用下,使计数器的输出状态按所要求的时序关系进行改变,即可实现状态个数不超过16个的一般时序逻辑电路。 74LS161可编程计数器的EP,ET及控制函数可写成如下矩阵形式:  如果所实现的时序逻辑电路其状态个数不超过8个,可使用74LSl61可编程计数器的低3位和2个8选1数据选择器进行组合。 如果所实现的时序逻辑电路其状态个数不超过4个,可使用74LSl61可
  • 计数器处于不同现态时通过数据选择器选择不同的外部输入信号作用于EP,ET及端,对74LSl61可编程计数器的基本工作时序进行修改,在时钟脉冲CP的作用下,使计数器的输出状态按所要求的时序关系进行改变,即可实现状态个数不超过16个的一般时序逻辑电路。 74LS161可编程计数器的EP,ET及控制函数可写成如下矩阵形式: 如果所实现的时序逻辑电路其状态个数不超过8个,可使用74LSl61可编程计数器的低3位和2个8选1数据选择器进行组合。 如果所实现的时序逻辑电路其状态个数不超过4个,可使用74LSl61可 >>
  • 来源:www.eepw.com.cn/article/180632_2.htm
  • 0 引言 各种MSI中规模数字集成电路都有自己的主要特性和应用目标,如果进行非常规使用,则改变它的使用方向,就可进一步发挥其功能和作用。扩展专用集成电路的应用领域是一项有实际意义的研究。本文研究了MSI可编程计数器改变应用方向的逻辑修改方法及时序逻辑电路的设计技术。 1 基本原理 74LSl61是可编程中规模同步4位二进制加法计数器,图1为其图形符号。其中,Q3,Q2,Q1,Q0为计数状态输出端;C为进位输出端;EP,ET为计数控制端;为预置数控制端;D3~D0为预置数输入端;为异步置零控制端;CP为计数
  • 0 引言 各种MSI中规模数字集成电路都有自己的主要特性和应用目标,如果进行非常规使用,则改变它的使用方向,就可进一步发挥其功能和作用。扩展专用集成电路的应用领域是一项有实际意义的研究。本文研究了MSI可编程计数器改变应用方向的逻辑修改方法及时序逻辑电路的设计技术。 1 基本原理 74LSl61是可编程中规模同步4位二进制加法计数器,图1为其图形符号。其中,Q3,Q2,Q1,Q0为计数状态输出端;C为进位输出端;EP,ET为计数控制端;为预置数控制端;D3~D0为预置数输入端;为异步置零控制端;CP为计数 >>
  • 来源:www.midiqi.com/knowledge/a46243.html
  •   总电路图   1.汽车尾灯控制电路       图1 汽车尾灯控制框图   图一为汽车尾灯控制电路方框图,其中比较复杂的是三进制计数电路和译码电路。开关控制电路由2个开关控制,通过控制对译码电路提供的信号来控制驱动电路;三进制计数器电路由2个主从JK触发器构成,通过主从JK触发器的特性构成时序逻辑电路来实现三进制计数;译码电路采用74LS138D译码器,使用3线8线译码器可以控制8个端口的输出,而本实验只需要使用6个端口,其余两个端口闲置。通过三进制计数器和开关控制电路来控制译码器6个端口的逻辑状态;
  •   总电路图   1.汽车尾灯控制电路      图1 汽车尾灯控制框图   图一为汽车尾灯控制电路方框图,其中比较复杂的是三进制计数电路和译码电路。开关控制电路由2个开关控制,通过控制对译码电路提供的信号来控制驱动电路;三进制计数器电路由2个主从JK触发器构成,通过主从JK触发器的特性构成时序逻辑电路来实现三进制计数;译码电路采用74LS138D译码器,使用3线8线译码器可以控制8个端口的输出,而本实验只需要使用6个端口,其余两个端口闲置。通过三进制计数器和开关控制电路来控制译码器6个端口的逻辑状态; >>
  • 来源:www.61ic.com/Technology/car/201110/38642.html
  • HMD热金属检测器主要用于冶金工业系统中,通过对高温工件的检测,判断工件的运动位置,输出一控制用开关信号。 它具有以下特点: (1) 可在较恶劣的环境下工作(如高温、潮湿、水雾,粉尘等恶劣环境中)。 (2) 可长时间连续可靠工作。 (3) 本检测器为电源、控制器、输出一体化,安装方便。 灵 敏 度:顺时针旋转,由低到高; 保 护:直流输入极性保护,电平输出短路及过载保护; 操作角度:方位角45,俯仰角45; 激光瞄准:根据用户要求,可加装红色激光瞄准装置,便于安装调整。
  • HMD热金属检测器主要用于冶金工业系统中,通过对高温工件的检测,判断工件的运动位置,输出一控制用开关信号。 它具有以下特点: (1) 可在较恶劣的环境下工作(如高温、潮湿、水雾,粉尘等恶劣环境中)。 (2) 可长时间连续可靠工作。 (3) 本检测器为电源、控制器、输出一体化,安装方便。 灵 敏 度:顺时针旋转,由低到高; 保 护:直流输入极性保护,电平输出短路及过载保护; 操作角度:方位角45,俯仰角45; 激光瞄准:根据用户要求,可加装红色激光瞄准装置,便于安装调整。 >>
  • 来源:www.teopto.com/Product/gthyzyjczz/rjsjcq/249.html
  • 0 引言 各种MSI中规模数字集成电路都有自己的主要特性和应用目标,如果进行非常规使用,则改变它的使用方向,就可进一步发挥其功能和作用。扩展专用集成电路的应用领域是一项有实际意义的研究。本文研究了MSI可编程计数器改变应用方向的逻辑修改方法及时序逻辑电路的设计技术。 1 基本原理 74LSl61是可编程中规模同步4位二进制加法计数器,图1为其图形符号。其中,Q3,Q2,Q1,Q0为计数状态输出端;C为进位输出端;EP,ET为计数控制端;为预置数控制端;D3~D0为预置数输入端;为异步置零控制端;CP为计数
  • 0 引言 各种MSI中规模数字集成电路都有自己的主要特性和应用目标,如果进行非常规使用,则改变它的使用方向,就可进一步发挥其功能和作用。扩展专用集成电路的应用领域是一项有实际意义的研究。本文研究了MSI可编程计数器改变应用方向的逻辑修改方法及时序逻辑电路的设计技术。 1 基本原理 74LSl61是可编程中规模同步4位二进制加法计数器,图1为其图形符号。其中,Q3,Q2,Q1,Q0为计数状态输出端;C为进位输出端;EP,ET为计数控制端;为预置数控制端;D3~D0为预置数输入端;为异步置零控制端;CP为计数 >>
  • 来源:www.midiqi.com/knowledge/a46243.html
  • 最近在看一本书,里面提到了思维导图,说是通过这种方法,能够争强自己的记忆和理解,正好最近打算看看线程相关的东东,先用在这上面试试,希望有效 :) 下面就是我绘制的关于Single Threaded Execution Pattern的思维导图
  • 最近在看一本书,里面提到了思维导图,说是通过这种方法,能够争强自己的记忆和理解,正好最近打算看看线程相关的东东,先用在这上面试试,希望有效 :) 下面就是我绘制的关于Single Threaded Execution Pattern的思维导图 >>
  • 来源:blog.csdn.net/derekjiang/article/details/4581740
  • 1、时序逻辑电路的分析方法 时序逻辑电路的分析,是指已知时序逻辑电路图,通过分析确定其逻辑功能。首先由已知逻辑电路图写出触发器的驱动方程、时钟方程及电路的输出方程;然后把驱动方程代入触发器的特性方程求出电路的状态方程;进而由状态方程列写状态转换表,或画出时序图(也可做状态转换图);最后通过对状态转换规律的分析,确定电路的逻辑功能。 上述分析方法具有通用性,它既适用于同步时序逻辑电路,又适用于异步时序逻辑电路;既可用于分析计数器电路,又可用于分析寄存器电路。 2、常用的时序逻辑电路 常用时序逻辑电路有计数器
  • 1、时序逻辑电路的分析方法 时序逻辑电路的分析,是指已知时序逻辑电路图,通过分析确定其逻辑功能。首先由已知逻辑电路图写出触发器的驱动方程、时钟方程及电路的输出方程;然后把驱动方程代入触发器的特性方程求出电路的状态方程;进而由状态方程列写状态转换表,或画出时序图(也可做状态转换图);最后通过对状态转换规律的分析,确定电路的逻辑功能。 上述分析方法具有通用性,它既适用于同步时序逻辑电路,又适用于异步时序逻辑电路;既可用于分析计数器电路,又可用于分析寄存器电路。 2、常用的时序逻辑电路 常用时序逻辑电路有计数器 >>
  • 来源:zy.swust.net.cn/14/1/dzjsjc/Course_Study/7_21.html
  • DDR3 SDRAM 控制器的主要功能是完成对 DDR3 SDRAM 的初始化, 将 DDR3 SDRAM 复杂的读写时序 转化为用户简单的读写时序, 以及将 DDR3 SDRAM 接 口的双时钟数据转换为用户的单时钟沿数据, 使用户 像操作普通 RAM 一样控制 DDR3 SDRAM; 同时, 控制 器还要产生周期性的刷新命令来维持 DDR3 SDRAM 内的数据不需要用户的干预[ 5] 。 DDR3 SDRAM 控制 器的总体框图[ 1] 如图 4 所示, 物理层模块的右侧信号 端口连接 DDR3
  • DDR3 SDRAM 控制器的主要功能是完成对 DDR3 SDRAM 的初始化, 将 DDR3 SDRAM 复杂的读写时序 转化为用户简单的读写时序, 以及将 DDR3 SDRAM 接 口的双时钟数据转换为用户的单时钟沿数据, 使用户 像操作普通 RAM 一样控制 DDR3 SDRAM; 同时, 控制 器还要产生周期性的刷新命令来维持 DDR3 SDRAM 内的数据不需要用户的干预[ 5] 。 DDR3 SDRAM 控制 器的总体框图[ 1] 如图 4 所示, 物理层模块的右侧信号 端口连接 DDR3 >>
  • 来源:xilinx.eetrend.com/article/7421
  • 7.5 时序逻辑电路应用举例 7.5.1 抢答器 在智力竞赛中,参赛者通过抢先按动按钮,取得答题权。图7.5-1是由4个D触发器和2个“与非”门、1个“非”门等组成的4人抢答电路。 抢答前,主持人按下复位按钮SB,4个D触发器全部清0,4个发光二极管均不亮,“与非”门G1输出为0,三极管截止,扬声器不发声。同时,G2输出为1, 时钟信号CP经G3送入触发器的时钟控制端。此时,抢答按钮SB1~SB4未被按下,均为低电平,4个D触发器输入
  • 7.5 时序逻辑电路应用举例 7.5.1 抢答器 在智力竞赛中,参赛者通过抢先按动按钮,取得答题权。图7.5-1是由4个D触发器和2个“与非”门、1个“非”门等组成的4人抢答电路。 抢答前,主持人按下复位按钮SB,4个D触发器全部清0,4个发光二极管均不亮,“与非”门G1输出为0,三极管截止,扬声器不发声。同时,G2输出为1, 时钟信号CP经G3送入触发器的时钟控制端。此时,抢答按钮SB1~SB4未被按下,均为低电平,4个D触发器输入 >>
  • 来源:cmpbook.eefocus.com/book/09-10/844201276058363.html
  • 简介:中规模集成时序逻辑电路因电路功能相对较少.原理简单.对初入门电子技术应用型人才.有助于他们对常用元器件 的工作原理、特性、主要参数掌握和应用,通过对有关MSI 集成电路的应用和电路装配,使他们的设计应用能力有很大的 提高,本文详细叙述MSI 十二路智力抢答器设计安装测试。以供各位读者参考。 抢答器设计在其他刊物上也曾出现过,但一般仅限于八路以下,且选手号码显示是从0~7,因此会出现功能小,不方 便识读。十二路智力抢答器不管是设计思路还是结构和功能都有比较大的拓展。
  • 简介:中规模集成时序逻辑电路因电路功能相对较少.原理简单.对初入门电子技术应用型人才.有助于他们对常用元器件 的工作原理、特性、主要参数掌握和应用,通过对有关MSI 集成电路的应用和电路装配,使他们的设计应用能力有很大的 提高,本文详细叙述MSI 十二路智力抢答器设计安装测试。以供各位读者参考。 抢答器设计在其他刊物上也曾出现过,但一般仅限于八路以下,且选手号码显示是从0~7,因此会出现功能小,不方 便识读。十二路智力抢答器不管是设计思路还是结构和功能都有比较大的拓展。 >>
  • 来源:www.ele169.com/zlk/show.php?itemid=440
  • 图4 4D透明锁存器仿真波形图 实验原理:为了让实验的效果明显,我们取的BCLK周期为BD的两倍。 结论:仿真的结果与仿真预测一致。  硬件测试 我们通过将BD(1)、BD(2)、BD(3)、BD(4)设为按键1、2、3、4,D1,D2,D3,D4为BQ(1)、BQ(2)、BQ(3)、BQ(4),CLK设置为按键5。 表2-2 4D透明锁存器在GWAC6板上目标芯片EP1C6Q240C8的引脚锁定信息
  • 图4 4D透明锁存器仿真波形图 实验原理:为了让实验的效果明显,我们取的BCLK周期为BD的两倍。 结论:仿真的结果与仿真预测一致。 硬件测试 我们通过将BD(1)、BD(2)、BD(3)、BD(4)设为按键1、2、3、4,D1,D2,D3,D4为BQ(1)、BQ(2)、BQ(3)、BQ(4),CLK设置为按键5。 表2-2 4D透明锁存器在GWAC6板上目标芯片EP1C6Q240C8的引脚锁定信息 >>
  • 来源:www.lxway.com/14556051.htm