• 图13 因为Quartus II 9.0平台仿真不能超过1S,于是直接下载到DE2板上运行,结果运行成功。 4.3 实验结论 通过实验4的实验过程,我学会灵活应用T触发器,通过设计各个进制的加法计数器,并且仿真、下载运行成功,同时用自己设计出来的与调用LPM做的工程相比较,自己做的优化程度没有调用LPM的好,设计有待提高。 请继续学习实验5:
  • 图13 因为Quartus II 9.0平台仿真不能超过1S,于是直接下载到DE2板上运行,结果运行成功。 4.3 实验结论 通过实验4的实验过程,我学会灵活应用T触发器,通过设计各个进制的加法计数器,并且仿真、下载运行成功,同时用自己设计出来的与调用LPM做的工程相比较,自己做的优化程度没有调用LPM的好,设计有待提高。 请继续学习实验5: >>
  • 来源:bbs.elecfans.com/home.php?mod=space&uid=1219266&do=blog&id=258644
  • 通过修改消息队列组件ActiveMQ的配置文件activemq.xml,以效率优先的原则调整相关参数,配置说明如下: 5.1 ActiveMQ消息通知配置 消息通知实现了ActiveMQ的Broker上各种操作的记录跟踪和通知。但是在使用临时队列实现同步消息时我们发现ActiveMQ产生了大量advisory通知消息,并且这些消息反复在网络中传输。这有可能与ActiveMQ 同步消息ACK机制有关。  取消消息通知的配置方法,在配置文件中增加如下配置: <broker xmlns="http:/
  • 通过修改消息队列组件ActiveMQ的配置文件activemq.xml,以效率优先的原则调整相关参数,配置说明如下: 5.1 ActiveMQ消息通知配置 消息通知实现了ActiveMQ的Broker上各种操作的记录跟踪和通知。但是在使用临时队列实现同步消息时我们发现ActiveMQ产生了大量advisory通知消息,并且这些消息反复在网络中传输。这有可能与ActiveMQ 同步消息ACK机制有关。 取消消息通知的配置方法,在配置文件中增加如下配置: <broker xmlns="http:/ >>
  • 来源:www.csdn.net/article/2015-09-29/2825817-ActiveMQ-OneMM?locationNum=15
  • 芯航线普利斯队长精心奉献 实验目的:以计数器为例学会简单的时序逻辑电路设计 实验平台:芯航线FPGA核心板  实验原理: 时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入,还与前一时刻输入形成的状态有关。这跟组合逻辑电路相反,组合逻辑的输出只会跟目前的输入成一种函数关系。换句话说,时序逻辑拥有储存元件(内存)来存储信息,而组合逻辑则没有。 计数器的核心元件是触发器,基本功能是对脉冲进行计数,其所能记忆脉冲最大的数目称为该计数器的模/值,常用在分频、定时等处。计数器的种类很多,按照计数方式的不同
  • 芯航线普利斯队长精心奉献 实验目的:以计数器为例学会简单的时序逻辑电路设计 实验平台:芯航线FPGA核心板 实验原理: 时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入,还与前一时刻输入形成的状态有关。这跟组合逻辑电路相反,组合逻辑的输出只会跟目前的输入成一种函数关系。换句话说,时序逻辑拥有储存元件(内存)来存储信息,而组合逻辑则没有。 计数器的核心元件是触发器,基本功能是对脉冲进行计数,其所能记忆脉冲最大的数目称为该计数器的模/值,常用在分频、定时等处。计数器的种类很多,按照计数方式的不同 >>
  • 来源:www.cnblogs.com/xiaomeige/p/5500936.html
  • 图3 4D透明锁存器  实验原理 依据图3 ,我们将所有触发器的时钟输入端接入同一个时钟,将第一个触发器的输入端接入D0输入,第一个触发器输出Q0接入Q0。其他的D触发器按照第一个触发器的接法,按输入、输出口下标的递增顺序与对应的输入、输出总线相连。根据锁存器的特性,在程序设计中,我们通过监视CLK的电平,当CLK为高电平时,将输入原样输出;否则保持输出状态。  程序设计
  • 图3 4D透明锁存器 实验原理 依据图3 ,我们将所有触发器的时钟输入端接入同一个时钟,将第一个触发器的输入端接入D0输入,第一个触发器输出Q0接入Q0。其他的D触发器按照第一个触发器的接法,按输入、输出口下标的递增顺序与对应的输入、输出总线相连。根据锁存器的特性,在程序设计中,我们通过监视CLK的电平,当CLK为高电平时,将输入原样输出;否则保持输出状态。 程序设计 >>
  • 来源:www.cnblogs.com/kissazi2/archive/2013/07/06/3175456.html
  • 0 引言 各种MSI中规模数字集成电路都有自己的主要特性和应用目标,如果进行非常规使用,则改变它的使用方向,就可进一步发挥其功能和作用。扩展专用集成电路的应用领域是一项有实际意义的研究。本文研究了MSI可编程计数器改变应用方向的逻辑修改方法及时序逻辑电路的设计技术。 1 基本原理 74LSl61是可编程中规模同步4位二进制加法计数器,图1为其图形符号。其中,Q3,Q2,Q1,Q0为计数状态输出端;C为进位输出端;EP,ET为计数控制端;为预置数控制端;D3~D0为预置数输入端;为异步置零控制端;CP为计数
  • 0 引言 各种MSI中规模数字集成电路都有自己的主要特性和应用目标,如果进行非常规使用,则改变它的使用方向,就可进一步发挥其功能和作用。扩展专用集成电路的应用领域是一项有实际意义的研究。本文研究了MSI可编程计数器改变应用方向的逻辑修改方法及时序逻辑电路的设计技术。 1 基本原理 74LSl61是可编程中规模同步4位二进制加法计数器,图1为其图形符号。其中,Q3,Q2,Q1,Q0为计数状态输出端;C为进位输出端;EP,ET为计数控制端;为预置数控制端;D3~D0为预置数输入端;为异步置零控制端;CP为计数 >>
  • 来源:www.midiqi.com/knowledge/a46243.html
  • 时序逻辑电路设计 时序逻辑电路简称时序电路,是计算机及其他电子系统中常用的一种电路。它和组合电路是完全不同类型的两种电路。组合电路的输出仅取决于电路当时的输人,而与电路过去的输人无关。时序电路的输出不仅取决于电路当时的输人,还与电路过去的输人有关。由于时序电路的这一特点,在电路的内部必然要有记忆元件,以记忆与过去输入信号有关的信息。 时序电路有两大类:同步时序电路和异步时序电路。在同步时序电路中,有一个公共的时钟信号,电路中各记忆元件受它统一控制,只有在该时钟信号到来时,记忆元件的状态才能发生变化,从而使
  • 时序逻辑电路设计 时序逻辑电路简称时序电路,是计算机及其他电子系统中常用的一种电路。它和组合电路是完全不同类型的两种电路。组合电路的输出仅取决于电路当时的输人,而与电路过去的输人无关。时序电路的输出不仅取决于电路当时的输人,还与电路过去的输人有关。由于时序电路的这一特点,在电路的内部必然要有记忆元件,以记忆与过去输入信号有关的信息。 时序电路有两大类:同步时序电路和异步时序电路。在同步时序电路中,有一个公共的时钟信号,电路中各记忆元件受它统一控制,只有在该时钟信号到来时,记忆元件的状态才能发生变化,从而使 >>
  • 来源:www.tsingyue.com/CAEServlet?id=17
  • 0 引言 各种MSI中规模数字集成电路都有自己的主要特性和应用目标,如果进行非常规使用,则改变它的使用方向,就可进一步发挥其功能和作用。扩展专用集成电路的应用领域是一项有实际意义的研究。本文研究了MSI可编程计数器改变应用方向的逻辑修改方法及时序逻辑电路的设计技术。 1 基本原理 74LSl61是可编程中规模同步4位二进制加法计数器,图1为其图形符号。其中,Q3,Q2,Q1,Q0为计数状态输出端;C为进位输出端;EP,ET为计数控制端;为预置数控制端;D3~D0为预置数输入端;为异步置零控制端;CP为计数
  • 0 引言 各种MSI中规模数字集成电路都有自己的主要特性和应用目标,如果进行非常规使用,则改变它的使用方向,就可进一步发挥其功能和作用。扩展专用集成电路的应用领域是一项有实际意义的研究。本文研究了MSI可编程计数器改变应用方向的逻辑修改方法及时序逻辑电路的设计技术。 1 基本原理 74LSl61是可编程中规模同步4位二进制加法计数器,图1为其图形符号。其中,Q3,Q2,Q1,Q0为计数状态输出端;C为进位输出端;EP,ET为计数控制端;为预置数控制端;D3~D0为预置数输入端;为异步置零控制端;CP为计数 >>
  • 来源:www.midiqi.com/knowledge/a46243.html
  • HMD热金属检测器主要用于冶金工业系统中,通过对高温工件的检测,判断工件的运动位置,输出一控制用开关信号。 它具有以下特点: (1) 可在较恶劣的环境下工作(如高温、潮湿、水雾,粉尘等恶劣环境中)。 (2) 可长时间连续可靠工作。 (3) 本检测器为电源、控制器、输出一体化,安装方便。 灵 敏 度:顺时针旋转,由低到高; 保 护:直流输入极性保护,电平输出短路及过载保护; 操作角度:方位角45,俯仰角45; 激光瞄准:根据用户要求,可加装红色激光瞄准装置,便于安装调整。
  • HMD热金属检测器主要用于冶金工业系统中,通过对高温工件的检测,判断工件的运动位置,输出一控制用开关信号。 它具有以下特点: (1) 可在较恶劣的环境下工作(如高温、潮湿、水雾,粉尘等恶劣环境中)。 (2) 可长时间连续可靠工作。 (3) 本检测器为电源、控制器、输出一体化,安装方便。 灵 敏 度:顺时针旋转,由低到高; 保 护:直流输入极性保护,电平输出短路及过载保护; 操作角度:方位角45,俯仰角45; 激光瞄准:根据用户要求,可加装红色激光瞄准装置,便于安装调整。 >>
  • 来源:www.teopto.com/Product/gthyzyjczz/rjsjcq/249.html
  • 计数器处于不同现态时通过数据选择器选择不同的外部输入信号作用于EP,ET及端,对74LSl61可编程计数器的基本工作时序进行修改,在时钟脉冲CP的作用下,使计数器的输出状态按所要求的时序关系进行改变,即可实现状态个数不超过16个的一般时序逻辑电路。 74LS161可编程计数器的EP,ET及控制函数可写成如下矩阵形式:  如果所实现的时序逻辑电路其状态个数不超过8个,可使用74LSl61可编程计数器的低3位和2个8选1数据选择器进行组合。 如果所实现的时序逻辑电路其状态个数不超过4个,可使用74LSl61可
  • 计数器处于不同现态时通过数据选择器选择不同的外部输入信号作用于EP,ET及端,对74LSl61可编程计数器的基本工作时序进行修改,在时钟脉冲CP的作用下,使计数器的输出状态按所要求的时序关系进行改变,即可实现状态个数不超过16个的一般时序逻辑电路。 74LS161可编程计数器的EP,ET及控制函数可写成如下矩阵形式: 如果所实现的时序逻辑电路其状态个数不超过8个,可使用74LSl61可编程计数器的低3位和2个8选1数据选择器进行组合。 如果所实现的时序逻辑电路其状态个数不超过4个,可使用74LSl61可 >>
  • 来源:www.eepw.com.cn/article/180632_2.htm
  • 0 引言 各种MSI中规模数字集成电路都有自己的主要特性和应用目标,如果进行非常规使用,则改变它的使用方向,就可进一步发挥其功能和作用。扩展专用集成电路的应用领域是一项有实际意义的研究。本文研究了MSI可编程计数器改变应用方向的逻辑修改方法及时序逻辑电路的设计技术。 1 基本原理 74LSl61是可编程中规模同步4位二进制加法计数器,图1为其图形符号。其中,Q3,Q2,Q1,Q0为计数状态输出端;C为进位输出端;EP,ET为计数控制端;为预置数控制端;D3~D0为预置数输入端;为异步置零控制端;CP为计数
  • 0 引言 各种MSI中规模数字集成电路都有自己的主要特性和应用目标,如果进行非常规使用,则改变它的使用方向,就可进一步发挥其功能和作用。扩展专用集成电路的应用领域是一项有实际意义的研究。本文研究了MSI可编程计数器改变应用方向的逻辑修改方法及时序逻辑电路的设计技术。 1 基本原理 74LSl61是可编程中规模同步4位二进制加法计数器,图1为其图形符号。其中,Q3,Q2,Q1,Q0为计数状态输出端;C为进位输出端;EP,ET为计数控制端;为预置数控制端;D3~D0为预置数输入端;为异步置零控制端;CP为计数 >>
  • 来源:www.midiqi.com/knowledge/a46243.html
  • 常用时序逻辑电路有计数器和寄存器两种。寄存器分为数据寄存器和移位寄存器。计数器种类较多,有同步计数器、异步计数器;有二进制计数器、十进制计数器、任意进制计数器;二进制计数器又有加法计数器、减法计数器等。 (1)寄存器 数字电路中用来存放数码或指令的部件称为寄存器。寄存器具有以下逻辑功能:可在时钟脉冲作用下将数码或指令存入寄存器(称为写入),或从寄存器中将数码或指令取出(称为读出)。由于一个触发器只能寄存1位二进制数,要存多位数时,就得用多个触发器。常用的有4位、8位、16位等。 寄存器存放和取出数码的方式
  • 常用时序逻辑电路有计数器和寄存器两种。寄存器分为数据寄存器和移位寄存器。计数器种类较多,有同步计数器、异步计数器;有二进制计数器、十进制计数器、任意进制计数器;二进制计数器又有加法计数器、减法计数器等。 (1)寄存器 数字电路中用来存放数码或指令的部件称为寄存器。寄存器具有以下逻辑功能:可在时钟脉冲作用下将数码或指令存入寄存器(称为写入),或从寄存器中将数码或指令取出(称为读出)。由于一个触发器只能寄存1位二进制数,要存多位数时,就得用多个触发器。常用的有4位、8位、16位等。 寄存器存放和取出数码的方式 >>
  • 来源:www.diangon.com/wenku/rd/dianzi/201411/00015254.html
  • 基本的门电路( 与、或、非门)和常用的门电路(与非门、或非门、异或门)都是组合逻辑电路,此外常用的组合逻辑电路还有:三态门、译码器、编码器、数值比较器、数据选择器(MUX)、加法器等。 &e [+dN8_@a0优领域-电子领域 i0t V!Bh^w9y)W 三态门优领域-电子领域Rq!I2k+s]-e3A
  • 基本的门电路( 与、或、非门)和常用的门电路(与非门、或非门、异或门)都是组合逻辑电路,此外常用的组合逻辑电路还有:三态门、译码器、编码器、数值比较器、数据选择器(MUX)、加法器等。 &e [+dN8_@a0优领域-电子领域 i0t V!Bh^w9y)W 三态门优领域-电子领域Rq!I2k+s]-e3A >>
  • 来源:www.you01.com/dzly/html/43/n-4043.html
  • 计数器种类繁,同步、异步、加与减, 还分二进、十进制,分频、定时应用宽。 二进计数是基础,JK触发接着连, 十进计数常应用,多种集成任挑选。 对时钟脉冲能进行计数的时序电路称为计数器。AT24C16BN-SH-T计数器还可以用于分频、定时等。计数器的种类繁多。如果按计数器的触发器是否同时翻转分类,可以把计数器分为同步计数器和异步计数器。在同步计数器中,当时钟脉冲输入时,各触发器的翻转是同时发生的,而在异步计数器中,各触发器的翻转不是同时发生的。  如果按计数过程中计数器中的数字增减分类,又可以把计数器分为
  • 计数器种类繁,同步、异步、加与减, 还分二进、十进制,分频、定时应用宽。 二进计数是基础,JK触发接着连, 十进计数常应用,多种集成任挑选。 对时钟脉冲能进行计数的时序电路称为计数器。AT24C16BN-SH-T计数器还可以用于分频、定时等。计数器的种类繁多。如果按计数器的触发器是否同时翻转分类,可以把计数器分为同步计数器和异步计数器。在同步计数器中,当时钟脉冲输入时,各触发器的翻转是同时发生的,而在异步计数器中,各触发器的翻转不是同时发生的。 如果按计数过程中计数器中的数字增减分类,又可以把计数器分为 >>
  • 来源:www.51dzw.com/embed/embed_89546.html
  • 图3 计数器仿真输出波形   在Multisim软件的虚拟仪器栏中, 还有着名厂商电子测量的常用仪器4台。其中, 有Ag ilent33120A 型函数发生器, Agilent34410A 型数字万用表、Ag ilent54622D型数字示波器和泰克TektronixTDS2024型数字示波器。这4台虚拟仪器的面板上各按钮、旋钮和输入、输出端口等与实物面板一样, 在计算机上操作这些仪器就像在实验室操作真实仪器一样, 并且不用担心损坏。为今后使用真实仪器打好基础, 实现了%软件即仪器&。在仿真中调
  • 图3 计数器仿真输出波形   在Multisim软件的虚拟仪器栏中, 还有着名厂商电子测量的常用仪器4台。其中, 有Ag ilent33120A 型函数发生器, Agilent34410A 型数字万用表、Ag ilent54622D型数字示波器和泰克TektronixTDS2024型数字示波器。这4台虚拟仪器的面板上各按钮、旋钮和输入、输出端口等与实物面板一样, 在计算机上操作这些仪器就像在实验室操作真实仪器一样, 并且不用担心损坏。为今后使用真实仪器打好基础, 实现了%软件即仪器&。在仿真中调 >>
  • 来源:www.dzsc.com/data/html/2011-2-25/88865.html
  • Lotus Expeditor Client for Device 提供了一个可延伸的平台,让采用此结构的开发者可以快速的开发出适合在手机上运行的应用程序。这些应用可以独立的直接运行程序逻辑(如一连串交易表单的输入),只在所有在终端输入完成之后(如提交表单后)才与服务器连线完成交易,而不需要让手机保持随时连线的状态。这对于目前手持设备运算效能越来越好,行动上网连线品质却还未能达到普及和稳定来说,此结构不但减少了开发的成本,更提供了符合手机特性的应用执行环境。但是将此结构与目前一般网络银行普遍采用的 web
  • Lotus Expeditor Client for Device 提供了一个可延伸的平台,让采用此结构的开发者可以快速的开发出适合在手机上运行的应用程序。这些应用可以独立的直接运行程序逻辑(如一连串交易表单的输入),只在所有在终端输入完成之后(如提交表单后)才与服务器连线完成交易,而不需要让手机保持随时连线的状态。这对于目前手持设备运算效能越来越好,行动上网连线品质却还未能达到普及和稳定来说,此结构不但减少了开发的成本,更提供了符合手机特性的应用执行环境。但是将此结构与目前一般网络银行普遍采用的 web >>
  • 来源:www.cnblogs.com/menghe/archive/2012/01/26/2329837.html
  • D锁存器  时序仿真图:SW[1] = CLK、SW[0]=D、LEDR[0]=Q  图5 验证成功 (5)D触发器:特性是边沿触发。 D触发器由两个主从D锁存器在同步时钟控制下组成:  图6 功能仿真图  图7 KEY=CLK,SW=D,LEDR=Q由图中可以分析出为下降沿触发。 (6)综合实验:利用SW15-0作为输入,SW15-8为A输入,SW7-0为B输入,HEX7-4作为输入显示,HEX3-0作为存储输出,KEY0作为异步清零,KEY1作时钟控制输入。 顶层设计图:  图8 一层设计图  图9
  • D锁存器 时序仿真图:SW[1] = CLK、SW[0]=D、LEDR[0]=Q 图5 验证成功 (5)D触发器:特性是边沿触发。 D触发器由两个主从D锁存器在同步时钟控制下组成: 图6 功能仿真图 图7 KEY=CLK,SW=D,LEDR=Q由图中可以分析出为下降沿触发。 (6)综合实验:利用SW15-0作为输入,SW15-8为A输入,SW7-0为B输入,HEX7-4作为输入显示,HEX3-0作为存储输出,KEY0作为异步清零,KEY1作时钟控制输入。 顶层设计图: 图8 一层设计图 图9 >>
  • 来源:bbs.elecfans.com/home.php?mod=space&uid=1219266&do=blog&id=258643
  • 图4 4D透明锁存器仿真波形图 实验原理:为了让实验的效果明显,我们取的BCLK周期为BD的两倍。 结论:仿真的结果与仿真预测一致。  硬件测试 我们通过将BD(1)、BD(2)、BD(3)、BD(4)设为按键1、2、3、4,D1,D2,D3,D4为BQ(1)、BQ(2)、BQ(3)、BQ(4),CLK设置为按键5。 表2-2 4D透明锁存器在GWAC6板上目标芯片EP1C6Q240C8的引脚锁定信息
  • 图4 4D透明锁存器仿真波形图 实验原理:为了让实验的效果明显,我们取的BCLK周期为BD的两倍。 结论:仿真的结果与仿真预测一致。 硬件测试 我们通过将BD(1)、BD(2)、BD(3)、BD(4)设为按键1、2、3、4,D1,D2,D3,D4为BQ(1)、BQ(2)、BQ(3)、BQ(4),CLK设置为按键5。 表2-2 4D透明锁存器在GWAC6板上目标芯片EP1C6Q240C8的引脚锁定信息 >>
  • 来源:www.lxway.com/14556051.htm