•       图4是倒计时器检测控制电路的简化电路原理图,89C51控制74HC595实现笔段的静态显示控制,三极管TIP41C作为段驱动器。红、绿两色显示切换用89C51 I/O控制,用两个大功率三极管TIP127(加散热片)实现。   74HC595是具有8位移位寄存器、带三态锁存输出的逻辑芯片。输出口具有较强的驱动能力,QA~QH为±35mA,QH′为±25mA。89C51通过I/O控制74HC595实现笔段的静态显示,节省MCU的I/O端口。74HC595管脚
  •      图4是倒计时器检测控制电路的简化电路原理图,89C51控制74HC595实现笔段的静态显示控制,三极管TIP41C作为段驱动器。红、绿两色显示切换用89C51 I/O控制,用两个大功率三极管TIP127(加散热片)实现。   74HC595是具有8位移位寄存器、带三态锁存输出的逻辑芯片。输出口具有较强的驱动能力,QA~QH为±35mA,QH′为±25mA。89C51通过I/O控制74HC595实现笔段的静态显示,节省MCU的I/O端口。74HC595管脚 >>
  • 来源:meng.cecb2b.com/info/20120417/34998_3.html
  •   图2:双移位寄存器形成一个芯片间的环形缓存器   在数据交换之前,主控制器和从设备会将存储器数据加载至它们的内部移位寄存器。收到时钟信号后,主控制器先通过MOSI线路时钟输出其移位寄存器的MSB。同时从设备会读取位于SIMO的主控器第一位元,将其存储在存储器中,然后通过SOMI时钟输出其MSB。主控制器可读取位于MISO的从设备第一位元,并将其存储在存储器中,以便后续处理。整个过程将一直持续到所有位元完成交换,而主控器则可让时钟空闲并通过/SS 禁用从设备。   除设置时钟频率外,主控制器还可根据数
  •   图2:双移位寄存器形成一个芯片间的环形缓存器   在数据交换之前,主控制器和从设备会将存储器数据加载至它们的内部移位寄存器。收到时钟信号后,主控制器先通过MOSI线路时钟输出其移位寄存器的MSB。同时从设备会读取位于SIMO的主控器第一位元,将其存储在存储器中,然后通过SOMI时钟输出其MSB。主控制器可读取位于MISO的从设备第一位元,并将其存储在存储器中,以便后续处理。整个过程将一直持续到所有位元完成交换,而主控器则可让时钟空闲并通过/SS 禁用从设备。   除设置时钟频率外,主控制器还可根据数 >>
  • 来源:www.diangon.com/m139301.html
  • 这是单价,数量100片起价格另议 概述: 74HC595 是一款漏极开路输出的CMOS 移位寄存器,输出端口为可控的三态输出 端,亦能串行输出控制下一级级联芯片。 特点: 􀁺 高速移位时钟频率Fmax>25MHz 􀁺 标准串行(SPI)接口 􀁺 CMOS 串行输出,可用于多个设备的级联 􀁺 低功耗:TA =25时,Icc=4A(MAX)
  • 这是单价,数量100片起价格另议 概述: 74HC595 是一款漏极开路输出的CMOS 移位寄存器,输出端口为可控的三态输出 端,亦能串行输出控制下一级级联芯片。 特点: 􀁺 高速移位时钟频率Fmax>25MHz 􀁺 标准串行(SPI)接口 􀁺 CMOS 串行输出,可用于多个设备的级联 􀁺 低功耗:TA =25时,Icc=4A(MAX) >>
  • 来源:880927.21523.30la.com.cn/list.asp?id=55
  • 这是单价,数量100片起价格另议 概述: 74HC595 是一款漏极开路输出的CMOS 移位寄存器,输出端口为可控的三态输出 端,亦能串行输出控制下一级级联芯片。 特点: 􀁺 高速移位时钟频率Fmax>25MHz 􀁺 标准串行(SPI)接口 􀁺 CMOS 串行输出,可用于多个设备的级联 􀁺 低功耗:TA =25时,Icc=4A(MAX)
  • 这是单价,数量100片起价格另议 概述: 74HC595 是一款漏极开路输出的CMOS 移位寄存器,输出端口为可控的三态输出 端,亦能串行输出控制下一级级联芯片。 特点: 􀁺 高速移位时钟频率Fmax>25MHz 􀁺 标准串行(SPI)接口 􀁺 CMOS 串行输出,可用于多个设备的级联 􀁺 低功耗:TA =25时,Icc=4A(MAX) >>
  • 来源:880927.21523.30la.com.cn/list.asp?id=55
  • 需要的功能模块都集成到一个 里, 构建一个可编程的片上系统[1]。它还具有灵活的设计方式,可裁减、可扩充、可升级,具备系统可编程等功能,是一种优秀的嵌入式系统设计技术[2]。本文研究了一种基于SOPC技术的嵌入式数字音频录放系统的设计方案。系统通过在FPGA芯片上配置NiosII软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,并结合嵌入式系统所支持的软件设计来控制音频编/解码芯片WM8731和SDRAM,实现了音频信号的A/D、D/A转换、存储、回放等功能。由于采用了SOPC和DMA控制技术,该
  • 需要的功能模块都集成到一个 里, 构建一个可编程的片上系统[1]。它还具有灵活的设计方式,可裁减、可扩充、可升级,具备系统可编程等功能,是一种优秀的嵌入式系统设计技术[2]。本文研究了一种基于SOPC技术的嵌入式数字音频录放系统的设计方案。系统通过在FPGA芯片上配置NiosII软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,并结合嵌入式系统所支持的软件设计来控制音频编/解码芯片WM8731和SDRAM,实现了音频信号的A/D、D/A转换、存储、回放等功能。由于采用了SOPC和DMA控制技术,该 >>
  • 来源:www.lightingsd.com/html/zhaomingbaike/dianzijishu/2009/0322/45479.html
  • 步进电机内部结构如图1所示:  如何能使它转起来呢?一搬有两种方法: 1.单相驱动:一相一相驱动,线圈加高电平顺序是:黄蓝红橙;或是:橙红蓝黄。其中黑白接地。 2.双相驱动:当要求电动机输出大功率时可以两相两相同时驱动,线圈加高电平顺序为:黄+红蓝+橙;或是:橙+蓝红+黄。 了解步进电机的驱动方式后、我想到了用移位寄存器产生移位脉冲来让步进电机动起来。电路如图2。  图2是通过拨码开关控制74LS194使Q0、Q1、Q2、Q3产生上面提过的两种移位脉冲来控制U1(光电耦合器
  • 步进电机内部结构如图1所示: 如何能使它转起来呢?一搬有两种方法: 1.单相驱动:一相一相驱动,线圈加高电平顺序是:黄蓝红橙;或是:橙红蓝黄。其中黑白接地。 2.双相驱动:当要求电动机输出大功率时可以两相两相同时驱动,线圈加高电平顺序为:黄+红蓝+橙;或是:橙+蓝红+黄。 了解步进电机的驱动方式后、我想到了用移位寄存器产生移位脉冲来让步进电机动起来。电路如图2。 图2是通过拨码开关控制74LS194使Q0、Q1、Q2、Q3产生上面提过的两种移位脉冲来控制U1(光电耦合器 >>
  • 来源:www.zxskj.cn/dianzi/zidongkongzhidianlu/1316.html
  • 处理。  在图8.8.3中还画出了第5到第8个时钟脉冲作用下,输入数码在寄存器中移位的波形(如图8.8.2所示)。由图可见,在第8个时钟脉冲作用后,数码从Q3端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q端串行输出。根据需要,可用更多的触发器组成多位移位寄存器。 除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器,其级间连接方式如图8.
  • 处理。 在图8.8.3中还画出了第5到第8个时钟脉冲作用下,输入数码在寄存器中移位的波形(如图8.8.2所示)。由图可见,在第8个时钟脉冲作用后,数码从Q3端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q端串行输出。根据需要,可用更多的触发器组成多位移位寄存器。 除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器,其级间连接方式如图8. >>
  • 来源:www.pw0.cn/baike/jidianqi/20161059683.html
  • 这两天做项目,需要用到 CRC 校验。以前没搞过这东东,以为挺简单的。结果看看别人提供的汇编源程序,居然看不懂。花了两天时间研究了一下 CRC 校验,希望我写的这点东西能够帮助和我有同样困惑的朋友节省点时间。 先是在网上下了一堆乱七八遭的资料下来,感觉都是一个模样,全都是从 CRC 的数学原理开始,一长串的表达式看的我头晕。第一次接触还真难以理解。这些东西不想在这里讲,随便找一下都是一大把。我想根据源代码来分析会比较好懂一些。 费了老大功夫,才搞清楚 CRC 根据”权”(即多项表达
  • 这两天做项目,需要用到 CRC 校验。以前没搞过这东东,以为挺简单的。结果看看别人提供的汇编源程序,居然看不懂。花了两天时间研究了一下 CRC 校验,希望我写的这点东西能够帮助和我有同样困惑的朋友节省点时间。 先是在网上下了一堆乱七八遭的资料下来,感觉都是一个模样,全都是从 CRC 的数学原理开始,一长串的表达式看的我头晕。第一次接触还真难以理解。这些东西不想在这里讲,随便找一下都是一大把。我想根据源代码来分析会比较好懂一些。 费了老大功夫,才搞清楚 CRC 根据”权”(即多项表达 >>
  • 来源:www.baiheee.com/Documents/090107/090107125924.htm
  • 这个学期开始学FPGA开发,使用的开发板是Nexys3,硬件编程语言是Verilog。苦于之前一直没有找到很好的代码学习资料,于是在这里将自己写过的一些相对简单的代码整理了一下分享开来,希望能对各位初学者有所帮助。   本文提供的Verilog代码都是属于Demo级别的,不过限于本人水平,也不免会有一些瑕疵,这里仅供参考,还请各位慎思!(博学、审问、慎思、明辨、笃行。 我的校训啊!)   如果各位还想学习更加复杂的Verilog project,请持续关注我以后的博客更新。(
  • 这个学期开始学FPGA开发,使用的开发板是Nexys3,硬件编程语言是Verilog。苦于之前一直没有找到很好的代码学习资料,于是在这里将自己写过的一些相对简单的代码整理了一下分享开来,希望能对各位初学者有所帮助。 本文提供的Verilog代码都是属于Demo级别的,不过限于本人水平,也不免会有一些瑕疵,这里仅供参考,还请各位慎思!(博学、审问、慎思、明辨、笃行。 我的校训啊!) 如果各位还想学习更加复杂的Verilog project,请持续关注我以后的博客更新。( >>
  • 来源:www.cfanz.cn/index.php?c=article&a=read&id=222654
  • 说明:CRC循环冗余错误校验计算方法   CRC16(循环冗余错误校验)生成CRC16校验字节的步骤如下:   (1)装入一个16位寄存器,所有数位均为1。   (2)该16位寄存器的高位字节与开始8位字节进行异或运算。运算结果放入这个16位寄存器。   (3)把这个16位寄存器向右移1位。   (4a)若向右(标记位)移出的数位是1,则生成多项式1010000000000001和这个寄存器进行异或运算。   (4b)若向右移出的数位是0,则返回(3)。   (5)重
  • 说明:CRC循环冗余错误校验计算方法 CRC16(循环冗余错误校验)生成CRC16校验字节的步骤如下: (1)装入一个16位寄存器,所有数位均为1。 (2)该16位寄存器的高位字节与开始8位字节进行异或运算。运算结果放入这个16位寄存器。 (3)把这个16位寄存器向右移1位。 (4a)若向右(标记位)移出的数位是1,则生成多项式1010000000000001和这个寄存器进行异或运算。 (4b)若向右移出的数位是0,则返回(3)。 (5)重 >>
  • 来源:connector.eefocus.com/csxcs366/blog/08-06/150400_ba31f.html
  • 下面便以以下的程序来讲解指令的使用,用I0.2的上升沿来执行移位寄存器指令,那么就是一个扫描周期移一位的,指令中V100.0是移位寄存器的最低位,I0.3里面存的是0或1的数值,指令指定是移位加的,移位寄存器的长度是4。我们结合下面的时序图和移位的图来看,若V100为0000 0101,因为移位寄存器的长度是4,那么只有0101,当I0.
  • 下面便以以下的程序来讲解指令的使用,用I0.2的上升沿来执行移位寄存器指令,那么就是一个扫描周期移一位的,指令中V100.0是移位寄存器的最低位,I0.3里面存的是0或1的数值,指令指定是移位加的,移位寄存器的长度是4。我们结合下面的时序图和移位的图来看,若V100为0000 0101,因为移位寄存器的长度是4,那么只有0101,当I0. >>
  • 来源:blog.sina.com.cn/s/blog_8d586f570102veg4.html
  • 0  引言 L ED 图文显示屏没有公认的严格定义,其主要特征是只控制L ED 点阵中各发光器件的通断(发光 或熄灭) ,而不控制L ED 的发光强弱。L ED 器件的颜色可以是单色、双色,甚至是多色的。L ED 图文屏的外观可以做成条形,叫做条形图文显示屏(简称条屏) ,也可以按照一定的高宽比例做成矩形的平面图文显示屏。实际上,条屏不过是宽度远大于高度的图文显示屏,在显示与控制原理上并无区别,故本文以条屏为例加以说明。 1  显示系统简介 图文显示系统由多块显示屏和上位计算机组成。每块显示屏的位置是分散
  • 0  引言 L ED 图文显示屏没有公认的严格定义,其主要特征是只控制L ED 点阵中各发光器件的通断(发光 或熄灭) ,而不控制L ED 的发光强弱。L ED 器件的颜色可以是单色、双色,甚至是多色的。L ED 图文屏的外观可以做成条形,叫做条形图文显示屏(简称条屏) ,也可以按照一定的高宽比例做成矩形的平面图文显示屏。实际上,条屏不过是宽度远大于高度的图文显示屏,在显示与控制原理上并无区别,故本文以条屏为例加以说明。 1  显示系统简介 图文显示系统由多块显示屏和上位计算机组成。每块显示屏的位置是分散 >>
  • 来源:www.embed.cc/HTML/MCU/zongheyingyong/2018/0701/15455.html
  • 移位寄存器 移位寄存器不仅有存放数码而且有 的功能。 下图是由JK触发器组成的四位移位寄存器  下图是由维持阻塞型D触发器组成的四位移位寄存器。它既可并行输入(输入端为,)/串行输出(输出端为),又可串行输入(输入端为D)/串行输出。    下图所示的是应用于加法器中的一种。图中,,,是三个n位的移位寄存器,和是并行输入/串行输出,是串行输入/并行输出。  
  • 移位寄存器 移位寄存器不仅有存放数码而且有 的功能。 下图是由JK触发器组成的四位移位寄存器 下图是由维持阻塞型D触发器组成的四位移位寄存器。它既可并行输入(输入端为,)/串行输出(输出端为),又可串行输入(输入端为D)/串行输出。   下图所示的是应用于加法器中的一种。图中,,,是三个n位的移位寄存器,和是并行输入/串行输出,是串行输入/并行输出。   >>
  • 来源:eelab.sjtu.edu.cn/dg/wlkc/netpages/d22_2_2.htm
  • 基于上述基本原理,将这种移位寄存器结构扩展到整个FFT系统的各级,可以发现各级使用的移位寄存器数量是递减的。现使用一个8点结构来进行说明。 如图3所示,数据由输入l和输入2进入第一级。通过开关进行选通控制。由于是N=8的运算,所以各级分别加入4级、2级和1级的移位寄存器。
  • 基于上述基本原理,将这种移位寄存器结构扩展到整个FFT系统的各级,可以发现各级使用的移位寄存器数量是递减的。现使用一个8点结构来进行说明。 如图3所示,数据由输入l和输入2进入第一级。通过开关进行选通控制。由于是N=8的运算,所以各级分别加入4级、2级和1级的移位寄存器。 >>
  • 来源:xilinx.eetop.cn/viewnews-146
  • 图 3. 调用Modbus RTU 主站读写子程序 各参数意义如下: a. EN 使能: 同一时刻只能有一个读写功能(即 MBUS_MSG)使能 注意:建议每一个读写功能(即 MBUS_MSG)都用上一个 MBUS_MSG 指令的 Done 完成位来激活,以保证所有读写指令循环进行(见例程)。 b. First 读写请求位: 每一个新的读写请求必须使用脉冲触发 c.
  • 图 3. 调用Modbus RTU 主站读写子程序 各参数意义如下: a. EN 使能: 同一时刻只能有一个读写功能(即 MBUS_MSG)使能 注意:建议每一个读写功能(即 MBUS_MSG)都用上一个 MBUS_MSG 指令的 Done 完成位来激活,以保证所有读写指令循环进行(见例程)。 b. First 读写请求位: 每一个新的读写请求必须使用脉冲触发 c. >>
  • 来源:bbs.gongkong.com/m/d/346209_1.htm
  • 接下来结合CRC-4/GICREN的硬件模型分析CRC的物理现象。假设即将输入CRC-4/GICREN的比特数据为X、当前CRC的运算结果为ABCD以及X ^ A = E(此处的"^"为异或符号),注意:A、B、C、D、E及X均为二进制数,通过上述的硬件模型可得新的CRC运算结果。为便于表达,采用表格形式体现整个运算及变换的过程,如表1-1: 用文字表达上述等效模型为: 1.
  • 接下来结合CRC-4/GICREN的硬件模型分析CRC的物理现象。假设即将输入CRC-4/GICREN的比特数据为X、当前CRC的运算结果为ABCD以及X ^ A = E(此处的"^"为异或符号),注意:A、B、C、D、E及X均为二进制数,通过上述的硬件模型可得新的CRC运算结果。为便于表达,采用表格形式体现整个运算及变换的过程,如表1-1: 用文字表达上述等效模型为: 1. >>
  • 来源:www.51hei.com/bbs/dpj-93053-1.html
  • 数字通讯   仪表提供串行异步半工RS485通讯接口,采用MOD-BUS-RTU协议,各种数据信息均可在通讯线路上传送。在一条线路上可以同时连接多达32个网络仪表,每个网络仪表均可以设定其通讯地址(AddressNO.),不同系列仪表的通讯接线端子号码不同,通讯连接应使用带有铜网的屏蔽双绞线,线径不小于0.
  • 数字通讯   仪表提供串行异步半工RS485通讯接口,采用MOD-BUS-RTU协议,各种数据信息均可在通讯线路上传送。在一条线路上可以同时连接多达32个网络仪表,每个网络仪表均可以设定其通讯地址(AddressNO.),不同系列仪表的通讯接线端子号码不同,通讯连接应使用带有铜网的屏蔽双绞线,线径不小于0. >>
  • 来源:yqjinya.com/product-detail.asp?id=127