• 前段时间做了个迷你电子称跟大家分享一下。 当时设计的时候想着用两节五号干电池让它工作,综合了一下成本,选用了STC15W408AS 20P 做主控,采用74HC595串口驱动数码管做显示。 不得不在这里赞扬一下STC15W408AS这个单片机,个人认为它价格便宜,功能强大,引脚少,更重要的是工作电压是5.
  • 前段时间做了个迷你电子称跟大家分享一下。 当时设计的时候想着用两节五号干电池让它工作,综合了一下成本,选用了STC15W408AS 20P 做主控,采用74HC595串口驱动数码管做显示。 不得不在这里赞扬一下STC15W408AS这个单片机,个人认为它价格便宜,功能强大,引脚少,更重要的是工作电压是5. >>
  • 来源:www.ndiy.cn/forum.php?mod=viewthread&tid=33868&highlight=STC15W
  • 4.4.2 移位型计数器 移位寄存器也可以构成计数器,称为移位型计数器。它有两种结构:环形计数器和扭环形计数器。 图 4-4-3 环形计数器和扭环形计数器 4.4.3 串-并变换器及并-串变换器 串-并变换器是把若干位串行二进制编码变成并行二进制编码的电路。并-串变换器则刚刚相反。  图 4-4-4 8位串-并变换器  图 4-4-5 8位并-串变换器 4.
  • 4.4.2 移位型计数器 移位寄存器也可以构成计数器,称为移位型计数器。它有两种结构:环形计数器和扭环形计数器。 图 4-4-3 环形计数器和扭环形计数器 4.4.3 串-并变换器及并-串变换器 串-并变换器是把若干位串行二进制编码变成并行二进制编码的电路。并-串变换器则刚刚相反。 图 4-4-4 8位串-并变换器 图 4-4-5 8位并-串变换器 4. >>
  • 来源:gc.nuaa.edu.cn/digital/kejian/ch4/4-4.htm
  • (255)  贴片/片式开关(15) 轻触开关(47) 自锁开关(6) 微动开关(31) 薄膜/金属弹片开关(1) 直键开关(1) 船形/跷板/波动开关(3) 按钮/按键开关(1) 检测开关(2) 拨动/滑动开关(57) 推推式电源开关(25) DIP/拨码开关(3) (手机)天线开关(1) 舌簧/干簧管(磁控管)开关(10) 侧按开关(1) 触摸/感应开关(1) 霍尔开关(6) 光电开关(8) 定时/时控开关(6) 遥控开关(2) 接近开关(2) 空气开关(14) 倒顺开关(2) 液位/水位/料位开关(
  • (255) 贴片/片式开关(15) 轻触开关(47) 自锁开关(6) 微动开关(31) 薄膜/金属弹片开关(1) 直键开关(1) 船形/跷板/波动开关(3) 按钮/按键开关(1) 检测开关(2) 拨动/滑动开关(57) 推推式电源开关(25) DIP/拨码开关(3) (手机)天线开关(1) 舌簧/干簧管(磁控管)开关(10) 侧按开关(1) 触摸/感应开关(1) 霍尔开关(6) 光电开关(8) 定时/时控开关(6) 遥控开关(2) 接近开关(2) 空气开关(14) 倒顺开关(2) 液位/水位/料位开关( >>
  • 来源:product.dzsc.com/product/infomation/123460/201251211212699.html
  •   图2:双移位寄存器形成一个芯片间的环形缓存器   在数据交换之前,主控制器和从设备会将存储器数据加载至它们的内部移位寄存器。收到时钟信号后,主控制器先通过MOSI线路时钟输出其移位寄存器的MSB。同时从设备会读取位于SIMO的主控器第一位元,将其存储在存储器中,然后通过SOMI时钟输出其MSB。主控制器可读取位于MISO的从设备第一位元,并将其存储在存储器中,以便后续处理。整个过程将一直持续到所有位元完成交换,而主控器则可让时钟空闲并通过/SS 禁用从设备。   除设置时钟频率外,主控制器还可根据数
  •   图2:双移位寄存器形成一个芯片间的环形缓存器   在数据交换之前,主控制器和从设备会将存储器数据加载至它们的内部移位寄存器。收到时钟信号后,主控制器先通过MOSI线路时钟输出其移位寄存器的MSB。同时从设备会读取位于SIMO的主控器第一位元,将其存储在存储器中,然后通过SOMI时钟输出其MSB。主控制器可读取位于MISO的从设备第一位元,并将其存储在存储器中,以便后续处理。整个过程将一直持续到所有位元完成交换,而主控器则可让时钟空闲并通过/SS 禁用从设备。   除设置时钟频率外,主控制器还可根据数 >>
  • 来源:www.diangon.com/m139301.html
  • 这是单价,数量100片起价格另议 概述: 74HC595 是一款漏极开路输出的CMOS 移位寄存器,输出端口为可控的三态输出 端,亦能串行输出控制下一级级联芯片。 特点: 􀁺 高速移位时钟频率Fmax>25MHz 􀁺 标准串行(SPI)接口 􀁺 CMOS 串行输出,可用于多个设备的级联 􀁺 低功耗:TA =25时,Icc=4A(MAX)
  • 这是单价,数量100片起价格另议 概述: 74HC595 是一款漏极开路输出的CMOS 移位寄存器,输出端口为可控的三态输出 端,亦能串行输出控制下一级级联芯片。 特点: 􀁺 高速移位时钟频率Fmax>25MHz 􀁺 标准串行(SPI)接口 􀁺 CMOS 串行输出,可用于多个设备的级联 􀁺 低功耗:TA =25时,Icc=4A(MAX) >>
  • 来源:880927.21523.30la.com.cn/list.asp?id=55
  • 这是单价,数量100片起价格另议 概述: 74HC595 是一款漏极开路输出的CMOS 移位寄存器,输出端口为可控的三态输出 端,亦能串行输出控制下一级级联芯片。 特点: 􀁺 高速移位时钟频率Fmax>25MHz 􀁺 标准串行(SPI)接口 􀁺 CMOS 串行输出,可用于多个设备的级联 􀁺 低功耗:TA =25时,Icc=4A(MAX)
  • 这是单价,数量100片起价格另议 概述: 74HC595 是一款漏极开路输出的CMOS 移位寄存器,输出端口为可控的三态输出 端,亦能串行输出控制下一级级联芯片。 特点: 􀁺 高速移位时钟频率Fmax>25MHz 􀁺 标准串行(SPI)接口 􀁺 CMOS 串行输出,可用于多个设备的级联 􀁺 低功耗:TA =25时,Icc=4A(MAX) >>
  • 来源:880927.21523.30la.com.cn/list.asp?id=55
  •       图4是倒计时器检测控制电路的简化电路原理图,89C51控制74HC595实现笔段的静态显示控制,三极管TIP41C作为段驱动器。红、绿两色显示切换用89C51 I/O控制,用两个大功率三极管TIP127(加散热片)实现。   74HC595是具有8位移位寄存器、带三态锁存输出的逻辑芯片。输出口具有较强的驱动能力,QA~QH为±35mA,QH′为±25mA。89C51通过I/O控制74HC595实现笔段的静态显示,节省MCU的I/O端口。74HC595管脚
  •      图4是倒计时器检测控制电路的简化电路原理图,89C51控制74HC595实现笔段的静态显示控制,三极管TIP41C作为段驱动器。红、绿两色显示切换用89C51 I/O控制,用两个大功率三极管TIP127(加散热片)实现。   74HC595是具有8位移位寄存器、带三态锁存输出的逻辑芯片。输出口具有较强的驱动能力,QA~QH为±35mA,QH′为±25mA。89C51通过I/O控制74HC595实现笔段的静态显示,节省MCU的I/O端口。74HC595管脚 >>
  • 来源:meng.cecb2b.com/info/20120417/34998_3.html
  • 0  引言 L ED 图文显示屏没有公认的严格定义,其主要特征是只控制L ED 点阵中各发光器件的通断(发光 或熄灭) ,而不控制L ED 的发光强弱。L ED 器件的颜色可以是单色、双色,甚至是多色的。L ED 图文屏的外观可以做成条形,叫做条形图文显示屏(简称条屏) ,也可以按照一定的高宽比例做成矩形的平面图文显示屏。实际上,条屏不过是宽度远大于高度的图文显示屏,在显示与控制原理上并无区别,故本文以条屏为例加以说明。 1  显示系统简介 图文显示系统由多块显示屏和上位计算机组成。每块显示屏的位置是分散
  • 0  引言 L ED 图文显示屏没有公认的严格定义,其主要特征是只控制L ED 点阵中各发光器件的通断(发光 或熄灭) ,而不控制L ED 的发光强弱。L ED 器件的颜色可以是单色、双色,甚至是多色的。L ED 图文屏的外观可以做成条形,叫做条形图文显示屏(简称条屏) ,也可以按照一定的高宽比例做成矩形的平面图文显示屏。实际上,条屏不过是宽度远大于高度的图文显示屏,在显示与控制原理上并无区别,故本文以条屏为例加以说明。 1  显示系统简介 图文显示系统由多块显示屏和上位计算机组成。每块显示屏的位置是分散 >>
  • 来源:www.embed.cc/HTML/MCU/zongheyingyong/2018/0701/15455.html
  •   Aune X1S是HiFiDIY近期推出的一款外置解码器产品,是Aune X1系列的全面升级换代产品,支持RCA模拟输出、6.3mm耳机输出,以及RCA模拟输入作为耳机放大器使用,支持SPDIF光纤和RCA同轴数字输入解码使用.Aune X1S的USB部分以XMOS xCore系列产品为主控,使用USB时最高支持32bit384kHz和DSD128的数字音频解码能力,同轴和光纤输入支持至24bit192kHz,并支持SPDIF同轴输出.
  •   Aune X1S是HiFiDIY近期推出的一款外置解码器产品,是Aune X1系列的全面升级换代产品,支持RCA模拟输出、6.3mm耳机输出,以及RCA模拟输入作为耳机放大器使用,支持SPDIF光纤和RCA同轴数字输入解码使用.Aune X1S的USB部分以XMOS xCore系列产品为主控,使用USB时最高支持32bit384kHz和DSD128的数字音频解码能力,同轴和光纤输入支持至24bit192kHz,并支持SPDIF同轴输出. >>
  • 来源:www.hifidiy.net/index.php?s=/Home/Article/detail/id/15386.html
  • 这是一个关于电子科学与技术介绍ppt模板,主要介绍时序逻辑电路的基本概念、时序逻辑电路的一般分析方法、计数器、时序逻辑电路的设计方法。欢迎点击下载哦。 PPT预览   PPT内容 第六章 时序逻辑电路 6.1 时序逻辑电路的基本概念 一、 时序逻辑电路的结构及特点 时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号,还与电路的原状态有关。 时序电路的特点:(1)含有具有记忆元件(最常用的是触发器)。(2)具有反馈通道。 6.
  • 这是一个关于电子科学与技术介绍ppt模板,主要介绍时序逻辑电路的基本概念、时序逻辑电路的一般分析方法、计数器、时序逻辑电路的设计方法。欢迎点击下载哦。 PPT预览 PPT内容 第六章 时序逻辑电路 6.1 时序逻辑电路的基本概念 一、 时序逻辑电路的结构及特点 时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号,还与电路的原状态有关。 时序电路的特点:(1)含有具有记忆元件(最常用的是触发器)。(2)具有反馈通道。 6. >>
  • 来源:www.pptok.com/pptok/20161224131083.html
  • =5.625W,满足VXI总线对接口芯片的要求。   接口电路结构图如图2所示。它具有如下特点:具有VXI总线地址译码能力,能译码16位VXI总线地址,并能根据需要扩展到24位或32位;具有16位数据的传送能力并能根据功能进行相应的扩展。内部寄存器分别为配置寄存器、STATUS/ID寄存器、仪器类型寄存器等,可根据不同模块功能电路,设计不同的功能寄存器。能对VXI总线的数据传输仲裁和应答。能监视功能电路的中断请求,可通过软件或外部跳线设置中断级别,向VXI总线发中断请求信号,完成中断菊花链的传递,并
  • =5.625W,满足VXI总线对接口芯片的要求。   接口电路结构图如图2所示。它具有如下特点:具有VXI总线地址译码能力,能译码16位VXI总线地址,并能根据需要扩展到24位或32位;具有16位数据的传送能力并能根据功能进行相应的扩展。内部寄存器分别为配置寄存器、STATUS/ID寄存器、仪器类型寄存器等,可根据不同模块功能电路,设计不同的功能寄存器。能对VXI总线的数据传输仲裁和应答。能监视功能电路的中断请求,可通过软件或外部跳线设置中断级别,向VXI总线发中断请求信号,完成中断菊花链的传递,并 >>
  • 来源:www.chinaaet.com/article/7940
  • 11.3 伪随机序列 在扩频系统中,信号频谱的扩展是通过扩频码实现的。扩频系统的性能与扩频码的性能有很大关系,对扩频码通常提出下列要求:易于产生;具有随机性;扩频码应该具有尽可能长的周期,使干扰者难以从扩频码的一小段中重建整个码序列;扩频码应该具有双值自相关函数和良好的互相关特性,以利于接收时的捕获和跟踪,以及多用户检测。 从理论上说,用纯随机序列去扩展频谱是最理想的,例如高斯白噪声,但在接收机中为了解扩应当有一个同发送端扩频码同步的副本,因此实际上只能用伪随机或伪噪声序列作为扩频码。伪随机序列具有貌似噪
  • 11.3 伪随机序列 在扩频系统中,信号频谱的扩展是通过扩频码实现的。扩频系统的性能与扩频码的性能有很大关系,对扩频码通常提出下列要求:易于产生;具有随机性;扩频码应该具有尽可能长的周期,使干扰者难以从扩频码的一小段中重建整个码序列;扩频码应该具有双值自相关函数和良好的互相关特性,以利于接收时的捕获和跟踪,以及多用户检测。 从理论上说,用纯随机序列去扩展频谱是最理想的,例如高斯白噪声,但在接收机中为了解扩应当有一个同发送端扩频码同步的副本,因此实际上只能用伪随机或伪噪声序列作为扩频码。伪随机序列具有貌似噪 >>
  • 来源:book.51cto.com/art/200907/138387.htm
  •   寄存器是用来暂时存放数码的,是由 构成的。一个触发器只能存储1位二进制数,要存放 九位二进制数时,就需用瓦个触发器。按照功能的不同,寄存器可分为数码寄存器和移位寄存器。数码寄 存器具有寄存数码的功能,雨移位寄存器不仅有寄存数码的功能,还有移位的功能。移位寄存器中的数据 可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入、并行输出,也可以串行输入、串行输 出,还可以并行输人、串行输出,串行输人、并行输出,输人输出方式十分灵活,用途也很广。根据移位 情况不同,移位寄存器分为单向移位寄存器(左移寄存
  •   寄存器是用来暂时存放数码的,是由 构成的。一个触发器只能存储1位二进制数,要存放 九位二进制数时,就需用瓦个触发器。按照功能的不同,寄存器可分为数码寄存器和移位寄存器。数码寄 存器具有寄存数码的功能,雨移位寄存器不仅有寄存数码的功能,还有移位的功能。移位寄存器中的数据 可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入、并行输出,也可以串行输入、串行输 出,还可以并行输人、串行输出,串行输人、并行输出,输人输出方式十分灵活,用途也很广。根据移位 情况不同,移位寄存器分为单向移位寄存器(左移寄存 >>
  • 来源:www.gdjyw.com/web-shebei/dianqidianlujichu/15784.html
  • 这样将两个N点的DFT分成两个N/2点的DFT,分的方法是将x(k)按序号k的奇、偶分开。通过这种方式继续分下去,直到得到两点的DFT。采用DIF方法设计的FFT,其输入是正序,输出是按照奇偶分开的倒序。 2 移位寄存器流水线结构的FFT 在传统流水线结构的FFT中,需要将全部数据输入寄存器后,可开始蝶形运算。在基-2 DIF算法中可以发现,当前N/2个数据进入寄存器后,运算便可以开始,此后进入的第N/2+1个数据与寄存器第一个数据进行蝶形运算,以此类推。 由于采用频域抽取法,不需要对输入的数据进行倒序
  • 这样将两个N点的DFT分成两个N/2点的DFT,分的方法是将x(k)按序号k的奇、偶分开。通过这种方式继续分下去,直到得到两点的DFT。采用DIF方法设计的FFT,其输入是正序,输出是按照奇偶分开的倒序。 2 移位寄存器流水线结构的FFT 在传统流水线结构的FFT中,需要将全部数据输入寄存器后,可开始蝶形运算。在基-2 DIF算法中可以发现,当前N/2个数据进入寄存器后,运算便可以开始,此后进入的第N/2+1个数据与寄存器第一个数据进行蝶形运算,以此类推。 由于采用频域抽取法,不需要对输入的数据进行倒序 >>
  • 来源:xilinx.eetop.cn/viewnews-146
  • 处理。  在图8.8.3中还画出了第5到第8个时钟脉冲作用下,输入数码在寄存器中移位的波形(如图8.8.2所示)。由图可见,在第8个时钟脉冲作用后,数码从Q3端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q端串行输出。根据需要,可用更多的触发器组成多位移位寄存器。 除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器,其级间连接方式如图8.
  • 处理。 在图8.8.3中还画出了第5到第8个时钟脉冲作用下,输入数码在寄存器中移位的波形(如图8.8.2所示)。由图可见,在第8个时钟脉冲作用后,数码从Q3端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q端串行输出。根据需要,可用更多的触发器组成多位移位寄存器。 除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器,其级间连接方式如图8. >>
  • 来源:www.pw0.cn/baike/jidianqi/20161059683.html
  • 这两天做项目,需要用到 CRC 校验。以前没搞过这东东,以为挺简单的。结果看看别人提供的汇编源程序,居然看不懂。花了两天时间研究了一下 CRC 校验,希望我写的这点东西能够帮助和我有同样困惑的朋友节省点时间。 先是在网上下了一堆乱七八遭的资料下来,感觉都是一个模样,全都是从 CRC 的数学原理开始,一长串的表达式看的我头晕。第一次接触还真难以理解。这些东西不想在这里讲,随便找一下都是一大把。我想根据源代码来分析会比较好懂一些。 费了老大功夫,才搞清楚 CRC 根据”权”(即多项表达
  • 这两天做项目,需要用到 CRC 校验。以前没搞过这东东,以为挺简单的。结果看看别人提供的汇编源程序,居然看不懂。花了两天时间研究了一下 CRC 校验,希望我写的这点东西能够帮助和我有同样困惑的朋友节省点时间。 先是在网上下了一堆乱七八遭的资料下来,感觉都是一个模样,全都是从 CRC 的数学原理开始,一长串的表达式看的我头晕。第一次接触还真难以理解。这些东西不想在这里讲,随便找一下都是一大把。我想根据源代码来分析会比较好懂一些。 费了老大功夫,才搞清楚 CRC 根据”权”(即多项表达 >>
  • 来源:www.baiheee.com/Documents/090107/090107125924.htm
  • 在位寻址区(20H~2FH)定义了字节变量WORD1、WORD2、WORD3、WORD4、WORD5,用来存储移位寄存器的40个状态。其中Q0对应WORD1.0,Q1对应WORD1.1……Q39对应WORD5.7。同时,在位寻址区定义了WORD6、WORD7、WORD8、WORD9,用来进行后面的反馈逻辑计算。单片机一上电,首先将ASET脚清零,同时,也将PNMA脚清零,将初值55H作为移位寄存器的初始状态,接着完成FPGA的上电配置工作。配置完成后,单片机检测来自FPGA的外
  • 在位寻址区(20H~2FH)定义了字节变量WORD1、WORD2、WORD3、WORD4、WORD5,用来存储移位寄存器的40个状态。其中Q0对应WORD1.0,Q1对应WORD1.1……Q39对应WORD5.7。同时,在位寻址区定义了WORD6、WORD7、WORD8、WORD9,用来进行后面的反馈逻辑计算。单片机一上电,首先将ASET脚清零,同时,也将PNMA脚清零,将初值55H作为移位寄存器的初始状态,接着完成FPGA的上电配置工作。配置完成后,单片机检测来自FPGA的外 >>
  • 来源:www.gkwo.net/dxt/show-9201.html