• CDS-RD311 高速采集卡,是一款可实现数字下变频(DDC)功能的4 通道高速数据采集卡。该板卡提供XMC 规格,采样频率1.5GHz~3GHz,采样精度8~16bit。板载Xilinx 的高性能FPGA,可完成DDC、FFT 等信号预处理功能。
  • CDS-RD311 高速采集卡,是一款可实现数字下变频(DDC)功能的4 通道高速数据采集卡。该板卡提供XMC 规格,采样频率1.5GHz~3GHz,采样精度8~16bit。板载Xilinx 的高性能FPGA,可完成DDC、FFT 等信号预处理功能。 >>
  • 来源:www.vme.cn/cp/znqr/spcl/gaosuxinhaocaijika/20130329/368.html
  •      在现代通信、雷达以及工业控制应用中,大量涉及到信号采集与实时处理问题,也就是把现实的模拟信号转换为数字信号,然后用数字信号处理算法对其分析处理。由于待采集处理的信号往往是高速、大带宽的微弱信号,因此,必须采用高性能的信号采集设备和处理设备,结合复杂的信号处理算法,以达到获取有用信息的目的。   高速信号采集处理系统的架构一般是高速ADC(模数转换器)+ FPGA(大规模现场可编程门阵列)+DSP(数字信号处理器),这里介绍的板卡也是这样的结构或者可以组合成类似结构。这种通用架构应用灵活,可根据需
  •      在现代通信、雷达以及工业控制应用中,大量涉及到信号采集与实时处理问题,也就是把现实的模拟信号转换为数字信号,然后用数字信号处理算法对其分析处理。由于待采集处理的信号往往是高速、大带宽的微弱信号,因此,必须采用高性能的信号采集设备和处理设备,结合复杂的信号处理算法,以达到获取有用信息的目的。   高速信号采集处理系统的架构一般是高速ADC(模数转换器)+ FPGA(大规模现场可编程门阵列)+DSP(数字信号处理器),这里介绍的板卡也是这样的结构或者可以组合成类似结构。这种通用架构应用灵活,可根据需 >>
  • 来源:addatech.net/gdcp.htm
  • 公司的 FLASH存储器: SST39VF400A($0.8875)。该器件存储容量为 4 MB,采用 3.3 V单电源供电,对各个子模块的读写和擦除,可通过一些特殊的命令字序列来实现且无需额外提供高电压。在此设计中我们利用 DSP编程实现对该存储器的读写操作。DSP主要通过外部存储器接口 (EMIF)访问片外存储器。它不仅具有很强的接口能力(可以和各种存储器直接接口),而且具有很高的数据吞吐能力。 5402与 SST39VF400($0.
  • 公司的 FLASH存储器: SST39VF400A($0.8875)。该器件存储容量为 4 MB,采用 3.3 V单电源供电,对各个子模块的读写和擦除,可通过一些特殊的命令字序列来实现且无需额外提供高电压。在此设计中我们利用 DSP编程实现对该存储器的读写操作。DSP主要通过外部存储器接口 (EMIF)访问片外存储器。它不仅具有很强的接口能力(可以和各种存储器直接接口),而且具有很高的数据吞吐能力。 5402与 SST39VF400($0. >>
  • 来源:www.iot-online.com/IC/tech/2017/030350679_2.html
  •      在现代通信、雷达以及工业控制应用中,大量涉及到信号采集与实时处理问题,也就是把现实的模拟信号转换为数字信号,然后用数字信号处理算法对其分析处理。由于待采集处理的信号往往是高速、大带宽的微弱信号,因此,必须采用高性能的信号采集设备和处理设备,结合复杂的信号处理算法,以达到获取有用信息的目的。   高速信号采集处理系统的架构一般是高速ADC(模数转换器)+ FPGA(大规模现场可编程门阵列)+DSP(数字信号处理器),这里介绍的板卡也是这样的结构或者可以组合成类似结构。这种通用架构应用灵活,可根据需
  •      在现代通信、雷达以及工业控制应用中,大量涉及到信号采集与实时处理问题,也就是把现实的模拟信号转换为数字信号,然后用数字信号处理算法对其分析处理。由于待采集处理的信号往往是高速、大带宽的微弱信号,因此,必须采用高性能的信号采集设备和处理设备,结合复杂的信号处理算法,以达到获取有用信息的目的。   高速信号采集处理系统的架构一般是高速ADC(模数转换器)+ FPGA(大规模现场可编程门阵列)+DSP(数字信号处理器),这里介绍的板卡也是这样的结构或者可以组合成类似结构。这种通用架构应用灵活,可根据需 >>
  • 来源:addatech.net/gdcp.htm
  •   北京太速科技有限公司是一家专业面向嵌入式硬件开发的知识服务公司,主要从事嵌入式产品的硬件外包设计服务,具有多年DSP、FPGA、ARM等平台开发经验。凭借一流的技术和严格的项目管理流程,确保项目的质量稳定可靠,并对客户产品生命周期提供全程技术支持和服务,确保客户产品圆满实现。   本项目标识码 : 01TIC64550020 请记下 项目标识码 与客服人员,我们将尽快安排工程师与您沟通 基于 DSP TMS320C6455的CPCI高速信号处理板卡
  •   北京太速科技有限公司是一家专业面向嵌入式硬件开发的知识服务公司,主要从事嵌入式产品的硬件外包设计服务,具有多年DSP、FPGA、ARM等平台开发经验。凭借一流的技术和严格的项目管理流程,确保项目的质量稳定可靠,并对客户产品生命周期提供全程技术支持和服务,确保客户产品圆满实现。 本项目标识码 : 01TIC64550020 请记下 项目标识码 与客服人员,我们将尽快安排工程师与您沟通 基于 DSP TMS320C6455的CPCI高速信号处理板卡 >>
  • 来源:www.byf.com/trade/5550709.html
  • 科姆勒电气KEML有源电力滤波装置为模块化设计,集动态滤波及动态补偿于一体,可以灵活设置,性能优越,具有响应速度快、滤波效率高、安装和操作容易、维护简单,并且滤波性能不受系统参数影响,无系统谐振问题,是最理想的滤波补偿产品之一。装置采用高性能控制芯片和全控型电力电子器件,采用国际先进的控制理论和全数字控制方法,实时检测电网中负载电流,快速分离出谐波电流分量,并根据谐波电流的大小产生控制指令,实时将大小相等、方向相反的补偿电流注入到电网中,实现瞬时滤除谐波,同时还可以提供超前或滞后的无功电流,用于改善电网的
  • 科姆勒电气KEML有源电力滤波装置为模块化设计,集动态滤波及动态补偿于一体,可以灵活设置,性能优越,具有响应速度快、滤波效率高、安装和操作容易、维护简单,并且滤波性能不受系统参数影响,无系统谐振问题,是最理想的滤波补偿产品之一。装置采用高性能控制芯片和全控型电力电子器件,采用国际先进的控制理论和全数字控制方法,实时检测电网中负载电流,快速分离出谐波电流分量,并根据谐波电流的大小产生控制指令,实时将大小相等、方向相反的补偿电流注入到电网中,实现瞬时滤除谐波,同时还可以提供超前或滞后的无功电流,用于改善电网的 >>
  • 来源:keml2008.com/display.asp?id=597
  • 世纪芯为您提供高速PCB设计业务,所谓高速PCB设计通常指一块PCB板中如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ,而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3、甚至1/2)。 1 、电子、通讯、数码消费类产品的高速、高密、数模混合等PCB设计。 2 、新工艺、新技术的 PCB 设计(如柔性板、刚柔结合板、HDI、盲埋孔等)。 3 、优秀的PCB设计团队,主流PCB设计软件的支持,正版 软件授权。 4 、通过ISO9001:2000认证,CPCA会员单位、深圳市
  • 世纪芯为您提供高速PCB设计业务,所谓高速PCB设计通常指一块PCB板中如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ,而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3、甚至1/2)。 1 、电子、通讯、数码消费类产品的高速、高密、数模混合等PCB设计。 2 、新工艺、新技术的 PCB 设计(如柔性板、刚柔结合板、HDI、盲埋孔等)。 3 、优秀的PCB设计团队,主流PCB设计软件的支持,正版 软件授权。 4 、通过ISO9001:2000认证,CPCA会员单位、深圳市 >>
  • 来源:www.qianyan.biz/pshow-10043303.html
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M.
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M. >>
  • 来源:www.hseda.com/product/altera/EP4CE30V30CORE/EP4CE30V30.HTM
  • Application of Buffer Integrated in FPGA in Signal Acquisition System 摘要:随着测试环境越来越复杂,需要采集的参数种类越来越多,要求采集系统连续采集各种传感器输出的模拟信号,而目前常用的固态存储器件FLASH的写入速率比较低。本文提出一种基于FPGA(现场可编程门阵列)片上集成的高速FIFO实现采集数据的高速缓存并通过对高速FIFO的读写操作实现总线同步数据传输,提高数据的传输速率。 关键词:高速缓存,现场可编程门阵列,实时采集,同步传
  • Application of Buffer Integrated in FPGA in Signal Acquisition System 摘要:随着测试环境越来越复杂,需要采集的参数种类越来越多,要求采集系统连续采集各种传感器输出的模拟信号,而目前常用的固态存储器件FLASH的写入速率比较低。本文提出一种基于FPGA(现场可编程门阵列)片上集成的高速FIFO实现采集数据的高速缓存并通过对高速FIFO的读写操作实现总线同步数据传输,提高数据的传输速率。 关键词:高速缓存,现场可编程门阵列,实时采集,同步传 >>
  • 来源:www.cediy.com/webHtml/Article/FPGA/1036920080707113100.html
  • 高速信号处理板系统框图 红外焦平面阵列(IRFPA)输出的成像模拟信号首先经外围预处理电路进行滤波并调整成模数转化器(ADC)所需要的电平,然后再FPGA的控制下经高速A/D转换为数字图像信号,FPGA作为系统数据采集的控制部分,产生控制信号,将数字图像通过FIFO(先入先出队列)缓存并传输给DSP,DSP芯片作为数据核心处理单元进行图像的处理,并配置了高速大容量的存存期SDRAM(同步动态随机存储器)和FLASH,PC连接DSP进行程序的烧写,最后处理好的图像数据再经过DSP到FPGA,经过数模转换D
  • 高速信号处理板系统框图 红外焦平面阵列(IRFPA)输出的成像模拟信号首先经外围预处理电路进行滤波并调整成模数转化器(ADC)所需要的电平,然后再FPGA的控制下经高速A/D转换为数字图像信号,FPGA作为系统数据采集的控制部分,产生控制信号,将数字图像通过FIFO(先入先出队列)缓存并传输给DSP,DSP芯片作为数据核心处理单元进行图像的处理,并配置了高速大容量的存存期SDRAM(同步动态随机存储器)和FLASH,PC连接DSP进行程序的烧写,最后处理好的图像数据再经过DSP到FPGA,经过数模转换D >>
  • 来源:www.winthought.com/services.php?cid=45
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M.
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M. >>
  • 来源:www.hseda.com/product/altera/EP4CE30V30CORE/EP4CE30V30.HTM
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M.
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M. >>
  • 来源:www.hseda.com/product/altera/EP4CE30V30CORE/EP4CE30V30.HTM
  • 1 引言 数据采集系统是通信与信息技术领域中重要的功能模块,应用广泛。而传统的数据采集系统大多以单片机或中规模数字电路为核心,其模数转换器(A/D转换器)采样速率较低。显然传统数据采集系统不能完全满足高速、高精度及具有数字信号处理功能要求,因此,这里提出一种基于DSPTMS320C6713和A/D转换器和MAX1420的高速数据采集系统。该系统采用DSP控制MAX1420实现高速数据采集,完成必要的数据通信与数据存储功能。其中,数据通信是将系统所采集的数据经通信接口传给上位机;而数据存储是系统存储必要数据
  • 1 引言 数据采集系统是通信与信息技术领域中重要的功能模块,应用广泛。而传统的数据采集系统大多以单片机或中规模数字电路为核心,其模数转换器(A/D转换器)采样速率较低。显然传统数据采集系统不能完全满足高速、高精度及具有数字信号处理功能要求,因此,这里提出一种基于DSPTMS320C6713和A/D转换器和MAX1420的高速数据采集系统。该系统采用DSP控制MAX1420实现高速数据采集,完成必要的数据通信与数据存储功能。其中,数据通信是将系统所采集的数据经通信接口传给上位机;而数据存储是系统存储必要数据 >>
  • 来源:www.qc99.com/baike/dianzibaike/qianrushi/091026357.html
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M.
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M. >>
  • 来源:www.hseda.com/product/altera/EP4CE30V30CORE/EP4CE30V30.HTM
  • [特色] 1、基于SOC+FPGA方案,高速脉冲同步输出。 2、6轴脉冲输出,6轴联动,每轴可达10Mhz。 3、具有回零,限位,急停,加减速控制等功能。 4、6路PWM输出,占空比可调。 5、17路开关量隔离输入,8路非隔离开关量输入。 6、16路开关量输出 7、3D直线硬件插补。 8、准3D圆弧硬件插补,3个加工面可选。 9、提供DLL函数接口,便于二次开发,并提供例程源码。 10、多种接口USB2.
  • [特色] 1、基于SOC+FPGA方案,高速脉冲同步输出。 2、6轴脉冲输出,6轴联动,每轴可达10Mhz。 3、具有回零,限位,急停,加减速控制等功能。 4、6路PWM输出,占空比可调。 5、17路开关量隔离输入,8路非隔离开关量输入。 6、16路开关量输出 7、3D直线硬件插补。 8、准3D圆弧硬件插补,3个加工面可选。 9、提供DLL函数接口,便于二次开发,并提供例程源码。 10、多种接口USB2. >>
  • 来源:www.lzwest.com/list.asp?ProdId=0079
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M.
  • 由于FPGA与存储器直接进行高速数据交换。所以成在很多干扰因素,因此这也是很多 开发板速度很难提高的关键原因。所以我们在设计的时候尽量靠近FPGA芯片。这样就最大限度减少因为布板所造成的干扰因素。 我们的开发板的2个独立的的SDRAM和SRAM都采用独立的数据地址总线进行控制。这样就为使用者提供了更加方面灵活的设计途径 ,2个独立的SDRAM可以方便的做高速的数据处理的乒乓算法控制,或一个SDRAM做NIOS的程序存储,另外一个做高速的DMA的数据存储,最高速度可以到166M. >>
  • 来源:www.hseda.com/product/altera/EP4CE30V30CORE/EP4CE30V30.HTM
  • 随着信号与处理技术的发展,在通信、雷达、工业控制、智能仪器等领域,对数据采集的速度、精度、实时处理与存储等也提出了越来越高的要求。对于高带宽的信号,如图像、雷达信号等,根据奈奎斯特采样定理,为保证采样信号的高精度,所需要的采样速率也很高,往往需要达到上百兆赫兹以上。而随着微电子技术、嵌入式系统技术以及计算机技术的发展,也为实现这样的超高速信号采集与存储系统提供了可能。 目前,国内外也有相关文献对高速数据采集系统进行了研究。如基于可编程逻辑器件实现对雷达信号的采集;采用USB总线技术设计数据采集系统。但采集
  • 随着信号与处理技术的发展,在通信、雷达、工业控制、智能仪器等领域,对数据采集的速度、精度、实时处理与存储等也提出了越来越高的要求。对于高带宽的信号,如图像、雷达信号等,根据奈奎斯特采样定理,为保证采样信号的高精度,所需要的采样速率也很高,往往需要达到上百兆赫兹以上。而随着微电子技术、嵌入式系统技术以及计算机技术的发展,也为实现这样的超高速信号采集与存储系统提供了可能。 目前,国内外也有相关文献对高速数据采集系统进行了研究。如基于可编程逻辑器件实现对雷达信号的采集;采用USB总线技术设计数据采集系统。但采集 >>
  • 来源:www.picmg.com.cn/index.php?_a=article_content&_m=mod_article&article_id=566