• 一种基于移位寄存器的CAM的Verilog HDL实现 摘要:一种利用Verilog HDL设计CAM的方案,该方案以移位寄存器为核心,所实现的CAN具有可重新配置改变字长、易于扩展、匹配查找速度等特点,并在网络协处理器仿真中得到了应用。 关键词:CAM 移位寄存器 Verilog HDL CAM (Content Addressable Memory,内容可寻址存储器)是一种特殊的存储阵列。它通过将输入数据与CAM中存储的所有数据项同时进行比较,迅速判断出输入数据是否与CAM中的 存储数据项相匹配,并给
  • 一种基于移位寄存器的CAM的Verilog HDL实现 摘要:一种利用Verilog HDL设计CAM的方案,该方案以移位寄存器为核心,所实现的CAN具有可重新配置改变字长、易于扩展、匹配查找速度等特点,并在网络协处理器仿真中得到了应用。 关键词:CAM 移位寄存器 Verilog HDL CAM (Content Addressable Memory,内容可寻址存储器)是一种特殊的存储阵列。它通过将输入数据与CAM中存储的所有数据项同时进行比较,迅速判断出输入数据是否与CAM中的 存储数据项相匹配,并给 >>
  • 来源:1-fun.com/a/ruanjiankaifa/2016/0814/1195.html
  • (255)  贴片/片式开关(15) 轻触开关(47) 自锁开关(6) 微动开关(31) 薄膜/金属弹片开关(1) 直键开关(1) 船形/跷板/波动开关(3) 按钮/按键开关(1) 检测开关(2) 拨动/滑动开关(57) 推推式电源开关(25) DIP/拨码开关(3) (手机)天线开关(1) 舌簧/干簧管(磁控管)开关(10) 侧按开关(1) 触摸/感应开关(1) 霍尔开关(6) 光电开关(8) 定时/时控开关(6) 遥控开关(2) 接近开关(2) 空气开关(14) 倒顺开关(2) 液位/水位/料位开关(
  • (255) 贴片/片式开关(15) 轻触开关(47) 自锁开关(6) 微动开关(31) 薄膜/金属弹片开关(1) 直键开关(1) 船形/跷板/波动开关(3) 按钮/按键开关(1) 检测开关(2) 拨动/滑动开关(57) 推推式电源开关(25) DIP/拨码开关(3) (手机)天线开关(1) 舌簧/干簧管(磁控管)开关(10) 侧按开关(1) 触摸/感应开关(1) 霍尔开关(6) 光电开关(8) 定时/时控开关(6) 遥控开关(2) 接近开关(2) 空气开关(14) 倒顺开关(2) 液位/水位/料位开关( >>
  • 来源:product.dzsc.com/product/infomation/123460/201251211212699.html
  •   图2:双移位寄存器形成一个芯片间的环形缓存器   在数据交换之前,主控制器和从设备会将存储器数据加载至它们的内部移位寄存器。收到时钟信号后,主控制器先通过MOSI线路时钟输出其移位寄存器的MSB。同时从设备会读取位于SIMO的主控器第一位元,将其存储在存储器中,然后通过SOMI时钟输出其MSB。主控制器可读取位于MISO的从设备第一位元,并将其存储在存储器中,以便后续处理。整个过程将一直持续到所有位元完成交换,而主控器则可让时钟空闲并通过/SS 禁用从设备。   除设置时钟频率外,主控制器还可根据数
  •   图2:双移位寄存器形成一个芯片间的环形缓存器   在数据交换之前,主控制器和从设备会将存储器数据加载至它们的内部移位寄存器。收到时钟信号后,主控制器先通过MOSI线路时钟输出其移位寄存器的MSB。同时从设备会读取位于SIMO的主控器第一位元,将其存储在存储器中,然后通过SOMI时钟输出其MSB。主控制器可读取位于MISO的从设备第一位元,并将其存储在存储器中,以便后续处理。整个过程将一直持续到所有位元完成交换,而主控器则可让时钟空闲并通过/SS 禁用从设备。   除设置时钟频率外,主控制器还可根据数 >>
  • 来源:www.diangon.com/m139301.html
  • CCD相机系统中驱动电路的设计,http://www.592dz.com   0 引 言   电荷耦合器件(CCD)是一种转换式图像传感器,是以电荷作为信号的MOS型半导体器件。其基本结构是一种密排的MOS电容器,能够存储由入射光在CCD光敏单元激发而产生的电荷,并且能在适当的时钟脉冲驱动下,把存储的电荷以电荷包的形式定向传输转移,从而完成从光信号到电信号的转换。CCD具有体积小、质量轻、功耗小、工作电压低和抗烧毁等特点,在分辨率、动态范围、灵敏度等方面的优越性也是很多其他器件无法比拟的,目前CCD器件已
  • CCD相机系统中驱动电路的设计,http://www.592dz.com   0 引 言   电荷耦合器件(CCD)是一种转换式图像传感器,是以电荷作为信号的MOS型半导体器件。其基本结构是一种密排的MOS电容器,能够存储由入射光在CCD光敏单元激发而产生的电荷,并且能在适当的时钟脉冲驱动下,把存储的电荷以电荷包的形式定向传输转移,从而完成从光信号到电信号的转换。CCD具有体积小、质量轻、功耗小、工作电压低和抗烧毁等特点,在分辨率、动态范围、灵敏度等方面的优越性也是很多其他器件无法比拟的,目前CCD器件已 >>
  • 来源:www.592dz.com/dz/jiekou25/977845.html
  • 11.3 伪随机序列 在扩频系统中,信号频谱的扩展是通过扩频码实现的。扩频系统的性能与扩频码的性能有很大关系,对扩频码通常提出下列要求:易于产生;具有随机性;扩频码应该具有尽可能长的周期,使干扰者难以从扩频码的一小段中重建整个码序列;扩频码应该具有双值自相关函数和良好的互相关特性,以利于接收时的捕获和跟踪,以及多用户检测。 从理论上说,用纯随机序列去扩展频谱是最理想的,例如高斯白噪声,但在接收机中为了解扩应当有一个同发送端扩频码同步的副本,因此实际上只能用伪随机或伪噪声序列作为扩频码。伪随机序列具有貌似噪
  • 11.3 伪随机序列 在扩频系统中,信号频谱的扩展是通过扩频码实现的。扩频系统的性能与扩频码的性能有很大关系,对扩频码通常提出下列要求:易于产生;具有随机性;扩频码应该具有尽可能长的周期,使干扰者难以从扩频码的一小段中重建整个码序列;扩频码应该具有双值自相关函数和良好的互相关特性,以利于接收时的捕获和跟踪,以及多用户检测。 从理论上说,用纯随机序列去扩展频谱是最理想的,例如高斯白噪声,但在接收机中为了解扩应当有一个同发送端扩频码同步的副本,因此实际上只能用伪随机或伪噪声序列作为扩频码。伪随机序列具有貌似噪 >>
  • 来源:book.51cto.com/art/200907/138387.htm
  • 首次循环时开始时,根据LABVIEW数据流的控制方式,从左侧寄存器单元读取SR寄存器的当前值。由于所有SR单元初始化为0,所以首次读取的SR单元值均为0。当循环结束时,输入数组的首个元素2进入SR的数据输入端,同时进行移位操作。以后每次循环依次类推。表格1详细说明了每次循环前后SR单元中存储值的变化情况。
  • 首次循环时开始时,根据LABVIEW数据流的控制方式,从左侧寄存器单元读取SR寄存器的当前值。由于所有SR单元初始化为0,所以首次读取的SR单元值均为0。当循环结束时,输入数组的首个元素2进入SR的数据输入端,同时进行移位操作。以后每次循环依次类推。表格1详细说明了每次循环前后SR单元中存储值的变化情况。 >>
  • 来源:blog.csdn.net/lz2906190/article/details/38870277?locationNum=9
  • 2 由HT6720组成的RFID系统 由HT6720组成的RFID系统结构如图3所示,其中异步收发芯片是射频识别系统的真正数据载体。通常,这种电子标签没有自己的供电电源?电池?,只是在阅读器的响应范围之内应答器才是有源的,应答器工作所需的能量是通过非接触的耦合元件传输给应答器的。阅读器先从天线发射13.56MHz的载波信号,以便在异步收发器上的LC振荡电路中把载波信号的能量转变成电压形式,从而为内部带泵电路的异步收发器芯片提供电源。如果感应的电压足够高,当泵电压达到内部LC振荡电路的接入电压时,被激活的异
  • 2 由HT6720组成的RFID系统 由HT6720组成的RFID系统结构如图3所示,其中异步收发芯片是射频识别系统的真正数据载体。通常,这种电子标签没有自己的供电电源?电池?,只是在阅读器的响应范围之内应答器才是有源的,应答器工作所需的能量是通过非接触的耦合元件传输给应答器的。阅读器先从天线发射13.56MHz的载波信号,以便在异步收发器上的LC振荡电路中把载波信号的能量转变成电压形式,从而为内部带泵电路的异步收发器芯片提供电源。如果感应的电压足够高,当泵电压达到内部LC振荡电路的接入电压时,被激活的异 >>
  • 来源:lunwen.freekaoyan.com/ligonglunwen/dianzi/20061026/10379.shtml
  • 步进电机内部结构如图1所示:  如何能使它转起来呢?一搬有两种方法: 1.单相驱动:一相一相驱动,线圈加高电平顺序是:黄蓝红橙;或是:橙红蓝黄。其中黑白接地。 2.双相驱动:当要求电动机输出大功率时可以两相两相同时驱动,线圈加高电平顺序为:黄+红蓝+橙;或是:橙+蓝红+黄。 了解步进电机的驱动方式后、我想到了用移位寄存器产生移位脉冲来让步进电机动起来。电路如图2。  图2是通过拨码开关控制74LS194使Q0、Q1、Q2、Q3产生上面提过的两种移位脉冲来控制U1(光电耦合器
  • 步进电机内部结构如图1所示: 如何能使它转起来呢?一搬有两种方法: 1.单相驱动:一相一相驱动,线圈加高电平顺序是:黄蓝红橙;或是:橙红蓝黄。其中黑白接地。 2.双相驱动:当要求电动机输出大功率时可以两相两相同时驱动,线圈加高电平顺序为:黄+红蓝+橙;或是:橙+蓝红+黄。 了解步进电机的驱动方式后、我想到了用移位寄存器产生移位脉冲来让步进电机动起来。电路如图2。 图2是通过拨码开关控制74LS194使Q0、Q1、Q2、Q3产生上面提过的两种移位脉冲来控制U1(光电耦合器 >>
  • 来源:www.zxskj.cn/dianzi/zidongkongzhidianlu/1316.html
  •   当工作于并行输入/串行输出时(串行输入端D为0),首先清零,使四个触发器的输出全为0。再给寄存指令之前,G3-G0四个与非门的输出全为1。当加上该指令时,并设并行输入的二进制数d3d2d1d0=1011,于是G3,G1,G0输出置1负脉冲,使触发器F3,F1,F0的输出为1,G2和F2的输出未变。这样,就把1011输入寄存器。而后输入移位脉冲C,使d0,d1,d2 ,d3依次(从低位到高位)从 Q
  •   当工作于并行输入/串行输出时(串行输入端D为0),首先清零,使四个触发器的输出全为0。再给寄存指令之前,G3-G0四个与非门的输出全为1。当加上该指令时,并设并行输入的二进制数d3d2d1d0=1011,于是G3,G1,G0输出置1负脉冲,使触发器F3,F1,F0的输出为1,G2和F2的输出未变。这样,就把1011输入寄存器。而后输入移位脉冲C,使d0,d1,d2 ,d3依次(从低位到高位)从 Q >>
  • 来源:www.musen.com.cn/news/15655.html
  • 步进电机内部结构如图1所示:  如何能使它转起来呢?一搬有两种方法: 1.单相驱动:一相一相驱动,线圈加高电平顺序是:黄蓝红橙;或是:橙红蓝黄。其中黑白接地。 2.双相驱动:当要求电动机输出大功率时可以两相两相同时驱动,线圈加高电平顺序为:黄+红蓝+橙;或是:橙+蓝红+黄。 了解步进电机的驱动方式后、我想到了用移位寄存器产生移位脉冲来让步进电机动起来。电路如图2。  图2是通过拨码开关控制74LS194使Q0、Q1、Q2、Q3产生上面提过的两种移位脉冲来控制U1(光电耦合器
  • 步进电机内部结构如图1所示: 如何能使它转起来呢?一搬有两种方法: 1.单相驱动:一相一相驱动,线圈加高电平顺序是:黄蓝红橙;或是:橙红蓝黄。其中黑白接地。 2.双相驱动:当要求电动机输出大功率时可以两相两相同时驱动,线圈加高电平顺序为:黄+红蓝+橙;或是:橙+蓝红+黄。 了解步进电机的驱动方式后、我想到了用移位寄存器产生移位脉冲来让步进电机动起来。电路如图2。 图2是通过拨码开关控制74LS194使Q0、Q1、Q2、Q3产生上面提过的两种移位脉冲来控制U1(光电耦合器 >>
  • 来源:www.zxskj.cn/dianzi/zidongkongzhidianlu/1316.html
  • 处理。  在图8.8.3中还画出了第5到第8个时钟脉冲作用下,输入数码在寄存器中移位的波形(如图8.8.2所示)。由图可见,在第8个时钟脉冲作用后,数码从Q3端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q端串行输出。根据需要,可用更多的触发器组成多位移位寄存器。 除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器,其级间连接方式如图8.
  • 处理。 在图8.8.3中还画出了第5到第8个时钟脉冲作用下,输入数码在寄存器中移位的波形(如图8.8.2所示)。由图可见,在第8个时钟脉冲作用后,数码从Q3端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q端串行输出。根据需要,可用更多的触发器组成多位移位寄存器。 除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器,其级间连接方式如图8. >>
  • 来源:www.pw0.cn/baike/jidianqi/20161059683.html
  • 这两天做项目,需要用到 CRC 校验。以前没搞过这东东,以为挺简单的。结果看看别人提供的汇编源程序,居然看不懂。花了两天时间研究了一下 CRC 校验,希望我写的这点东西能够帮助和我有同样困惑的朋友节省点时间。 先是在网上下了一堆乱七八遭的资料下来,感觉都是一个模样,全都是从 CRC 的数学原理开始,一长串的表达式看的我头晕。第一次接触还真难以理解。这些东西不想在这里讲,随便找一下都是一大把。我想根据源代码来分析会比较好懂一些。 费了老大功夫,才搞清楚 CRC 根据”权”(即多项表达
  • 这两天做项目,需要用到 CRC 校验。以前没搞过这东东,以为挺简单的。结果看看别人提供的汇编源程序,居然看不懂。花了两天时间研究了一下 CRC 校验,希望我写的这点东西能够帮助和我有同样困惑的朋友节省点时间。 先是在网上下了一堆乱七八遭的资料下来,感觉都是一个模样,全都是从 CRC 的数学原理开始,一长串的表达式看的我头晕。第一次接触还真难以理解。这些东西不想在这里讲,随便找一下都是一大把。我想根据源代码来分析会比较好懂一些。 费了老大功夫,才搞清楚 CRC 根据”权”(即多项表达 >>
  • 来源:www.baiheee.com/Documents/090107/090107125924.htm
  • 这是一个关于电子科学与技术介绍ppt模板,主要介绍时序逻辑电路的基本概念、时序逻辑电路的一般分析方法、计数器、时序逻辑电路的设计方法。欢迎点击下载哦。 PPT预览   PPT内容 第六章 时序逻辑电路 6.1 时序逻辑电路的基本概念 一、 时序逻辑电路的结构及特点 时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号,还与电路的原状态有关。 时序电路的特点:(1)含有具有记忆元件(最常用的是触发器)。(2)具有反馈通道。 6.
  • 这是一个关于电子科学与技术介绍ppt模板,主要介绍时序逻辑电路的基本概念、时序逻辑电路的一般分析方法、计数器、时序逻辑电路的设计方法。欢迎点击下载哦。 PPT预览 PPT内容 第六章 时序逻辑电路 6.1 时序逻辑电路的基本概念 一、 时序逻辑电路的结构及特点 时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号,还与电路的原状态有关。 时序电路的特点:(1)含有具有记忆元件(最常用的是触发器)。(2)具有反馈通道。 6. >>
  • 来源:www.pptok.com/pptok/20161224131083.html
  •   寄存器是用来暂时存放数码的,是由 构成的。一个触发器只能存储1位二进制数,要存放 九位二进制数时,就需用瓦个触发器。按照功能的不同,寄存器可分为数码寄存器和移位寄存器。数码寄 存器具有寄存数码的功能,雨移位寄存器不仅有寄存数码的功能,还有移位的功能。移位寄存器中的数据 可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入、并行输出,也可以串行输入、串行输 出,还可以并行输人、串行输出,串行输人、并行输出,输人输出方式十分灵活,用途也很广。根据移位 情况不同,移位寄存器分为单向移位寄存器(左移寄存
  •   寄存器是用来暂时存放数码的,是由 构成的。一个触发器只能存储1位二进制数,要存放 九位二进制数时,就需用瓦个触发器。按照功能的不同,寄存器可分为数码寄存器和移位寄存器。数码寄 存器具有寄存数码的功能,雨移位寄存器不仅有寄存数码的功能,还有移位的功能。移位寄存器中的数据 可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入、并行输出,也可以串行输入、串行输 出,还可以并行输人、串行输出,串行输人、并行输出,输人输出方式十分灵活,用途也很广。根据移位 情况不同,移位寄存器分为单向移位寄存器(左移寄存 >>
  • 来源:www.gdjyw.com/web-shebei/dianqidianlujichu/15784.html
  • 基于上述基本原理,将这种移位寄存器结构扩展到整个FFT系统的各级,可以发现各级使用的移位寄存器数量是递减的。现使用一个8点结构来进行说明。 如图3所示,数据由输入l和输入2进入第一级。通过开关进行选通控制。由于是N=8的运算,所以各级分别加入4级、2级和1级的移位寄存器。
  • 基于上述基本原理,将这种移位寄存器结构扩展到整个FFT系统的各级,可以发现各级使用的移位寄存器数量是递减的。现使用一个8点结构来进行说明。 如图3所示,数据由输入l和输入2进入第一级。通过开关进行选通控制。由于是N=8的运算,所以各级分别加入4级、2级和1级的移位寄存器。 >>
  • 来源:xilinx.eetop.cn/viewnews-146
  • 需要的功能模块都集成到一个 里, 构建一个可编程的片上系统[1]。它还具有灵活的设计方式,可裁减、可扩充、可升级,具备系统可编程等功能,是一种优秀的嵌入式系统设计技术[2]。本文研究了一种基于SOPC技术的嵌入式数字音频录放系统的设计方案。系统通过在FPGA芯片上配置NiosII软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,并结合嵌入式系统所支持的软件设计来控制音频编/解码芯片WM8731和SDRAM,实现了音频信号的A/D、D/A转换、存储、回放等功能。由于采用了SOPC和DMA控制技术,该
  • 需要的功能模块都集成到一个 里, 构建一个可编程的片上系统[1]。它还具有灵活的设计方式,可裁减、可扩充、可升级,具备系统可编程等功能,是一种优秀的嵌入式系统设计技术[2]。本文研究了一种基于SOPC技术的嵌入式数字音频录放系统的设计方案。系统通过在FPGA芯片上配置NiosII软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,并结合嵌入式系统所支持的软件设计来控制音频编/解码芯片WM8731和SDRAM,实现了音频信号的A/D、D/A转换、存储、回放等功能。由于采用了SOPC和DMA控制技术,该 >>
  • 来源:www.lightingsd.com/html/zhaomingbaike/dianzijishu/2009/0322/45479.html
  • 接下来结合CRC-4/GICREN的硬件模型分析CRC的物理现象。假设即将输入CRC-4/GICREN的比特数据为X、当前CRC的运算结果为ABCD以及X ^ A = E(此处的"^"为异或符号),注意:A、B、C、D、E及X均为二进制数,通过上述的硬件模型可得新的CRC运算结果。为便于表达,采用表格形式体现整个运算及变换的过程,如表1-1: 用文字表达上述等效模型为: 1.
  • 接下来结合CRC-4/GICREN的硬件模型分析CRC的物理现象。假设即将输入CRC-4/GICREN的比特数据为X、当前CRC的运算结果为ABCD以及X ^ A = E(此处的"^"为异或符号),注意:A、B、C、D、E及X均为二进制数,通过上述的硬件模型可得新的CRC运算结果。为便于表达,采用表格形式体现整个运算及变换的过程,如表1-1: 用文字表达上述等效模型为: 1. >>
  • 来源:www.51hei.com/bbs/dpj-93053-1.html