• 一种基于移位寄存器的CAM的Verilog HDL实现 摘要:一种利用Verilog HDL设计CAM的方案,该方案以移位寄存器为核心,所实现的CAN具有可重新配置改变字长、易于扩展、匹配查找速度等特点,并在网络协处理器仿真中得到了应用。 关键词:CAM 移位寄存器 Verilog HDL CAM (Content Addressable Memory,内容可寻址存储器)是一种特殊的存储阵列。它通过将输入数据与CAM中存储的所有数据项同时进行比较,迅速判断出输入数据是否与CAM中的 存储数据项相匹配,并给
  • 一种基于移位寄存器的CAM的Verilog HDL实现 摘要:一种利用Verilog HDL设计CAM的方案,该方案以移位寄存器为核心,所实现的CAN具有可重新配置改变字长、易于扩展、匹配查找速度等特点,并在网络协处理器仿真中得到了应用。 关键词:CAM 移位寄存器 Verilog HDL CAM (Content Addressable Memory,内容可寻址存储器)是一种特殊的存储阵列。它通过将输入数据与CAM中存储的所有数据项同时进行比较,迅速判断出输入数据是否与CAM中的 存储数据项相匹配,并给 >>
  • 来源:1-fun.com/a/ruanjiankaifa/2016/0814/1195.html
  • (255)  贴片/片式开关(15) 轻触开关(47) 自锁开关(6) 微动开关(31) 薄膜/金属弹片开关(1) 直键开关(1) 船形/跷板/波动开关(3) 按钮/按键开关(1) 检测开关(2) 拨动/滑动开关(57) 推推式电源开关(25) DIP/拨码开关(3) (手机)天线开关(1) 舌簧/干簧管(磁控管)开关(10) 侧按开关(1) 触摸/感应开关(1) 霍尔开关(6) 光电开关(8) 定时/时控开关(6) 遥控开关(2) 接近开关(2) 空气开关(14) 倒顺开关(2) 液位/水位/料位开关(
  • (255) 贴片/片式开关(15) 轻触开关(47) 自锁开关(6) 微动开关(31) 薄膜/金属弹片开关(1) 直键开关(1) 船形/跷板/波动开关(3) 按钮/按键开关(1) 检测开关(2) 拨动/滑动开关(57) 推推式电源开关(25) DIP/拨码开关(3) (手机)天线开关(1) 舌簧/干簧管(磁控管)开关(10) 侧按开关(1) 触摸/感应开关(1) 霍尔开关(6) 光电开关(8) 定时/时控开关(6) 遥控开关(2) 接近开关(2) 空气开关(14) 倒顺开关(2) 液位/水位/料位开关( >>
  • 来源:product.dzsc.com/product/infomation/123460/201251211212699.html
  • 步进电机内部结构如图1所示:  如何能使它转起来呢?一搬有两种方法: 1.单相驱动:一相一相驱动,线圈加高电平顺序是:黄蓝红橙;或是:橙红蓝黄。其中黑白接地。 2.双相驱动:当要求电动机输出大功率时可以两相两相同时驱动,线圈加高电平顺序为:黄+红蓝+橙;或是:橙+蓝红+黄。 了解步进电机的驱动方式后、我想到了用移位寄存器产生移位脉冲来让步进电机动起来。电路如图2。  图2是通过拨码开关控制74LS194使Q0、Q1、Q2、Q3产生上面提过的两种移位脉冲来控制U1(光电耦合器
  • 步进电机内部结构如图1所示: 如何能使它转起来呢?一搬有两种方法: 1.单相驱动:一相一相驱动,线圈加高电平顺序是:黄蓝红橙;或是:橙红蓝黄。其中黑白接地。 2.双相驱动:当要求电动机输出大功率时可以两相两相同时驱动,线圈加高电平顺序为:黄+红蓝+橙;或是:橙+蓝红+黄。 了解步进电机的驱动方式后、我想到了用移位寄存器产生移位脉冲来让步进电机动起来。电路如图2。 图2是通过拨码开关控制74LS194使Q0、Q1、Q2、Q3产生上面提过的两种移位脉冲来控制U1(光电耦合器 >>
  • 来源:www.zxskj.cn/dianzi/zidongkongzhidianlu/1316.html
  • 处理。  在图8.8.3中还画出了第5到第8个时钟脉冲作用下,输入数码在寄存器中移位的波形(如图8.8.2所示)。由图可见,在第8个时钟脉冲作用后,数码从Q3端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q端串行输出。根据需要,可用更多的触发器组成多位移位寄存器。 除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器,其级间连接方式如图8.
  • 处理。 在图8.8.3中还画出了第5到第8个时钟脉冲作用下,输入数码在寄存器中移位的波形(如图8.8.2所示)。由图可见,在第8个时钟脉冲作用后,数码从Q3端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q端串行输出。根据需要,可用更多的触发器组成多位移位寄存器。 除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器,其级间连接方式如图8. >>
  • 来源:www.pw0.cn/baike/jidianqi/20161059683.html
  • 这两天做项目,需要用到 CRC 校验。以前没搞过这东东,以为挺简单的。结果看看别人提供的汇编源程序,居然看不懂。花了两天时间研究了一下 CRC 校验,希望我写的这点东西能够帮助和我有同样困惑的朋友节省点时间。 先是在网上下了一堆乱七八遭的资料下来,感觉都是一个模样,全都是从 CRC 的数学原理开始,一长串的表达式看的我头晕。第一次接触还真难以理解。这些东西不想在这里讲,随便找一下都是一大把。我想根据源代码来分析会比较好懂一些。 费了老大功夫,才搞清楚 CRC 根据”权”(即多项表达
  • 这两天做项目,需要用到 CRC 校验。以前没搞过这东东,以为挺简单的。结果看看别人提供的汇编源程序,居然看不懂。花了两天时间研究了一下 CRC 校验,希望我写的这点东西能够帮助和我有同样困惑的朋友节省点时间。 先是在网上下了一堆乱七八遭的资料下来,感觉都是一个模样,全都是从 CRC 的数学原理开始,一长串的表达式看的我头晕。第一次接触还真难以理解。这些东西不想在这里讲,随便找一下都是一大把。我想根据源代码来分析会比较好懂一些。 费了老大功夫,才搞清楚 CRC 根据”权”(即多项表达 >>
  • 来源:www.baiheee.com/Documents/090107/090107125924.htm
  • 前段时间做了个迷你电子称跟大家分享一下。 当时设计的时候想着用两节五号干电池让它工作,综合了一下成本,选用了STC15W408AS 20P 做主控,采用74HC595串口驱动数码管做显示。 不得不在这里赞扬一下STC15W408AS这个单片机,个人认为它价格便宜,功能强大,引脚少,更重要的是工作电压是5.
  • 前段时间做了个迷你电子称跟大家分享一下。 当时设计的时候想着用两节五号干电池让它工作,综合了一下成本,选用了STC15W408AS 20P 做主控,采用74HC595串口驱动数码管做显示。 不得不在这里赞扬一下STC15W408AS这个单片机,个人认为它价格便宜,功能强大,引脚少,更重要的是工作电压是5. >>
  • 来源:www.ndiy.cn/forum.php?mod=viewthread&tid=33868&highlight=STC15W
  • 推荐回答:段寄存器 段寄存器是因为对内存的分段管理而设置的。16位CPU有四个段寄存器,所以,其程序可同时访问四个不同含义的段。 段寄存器CS指向存放程序的内存段,IP是用来存放下条待执行的指令在该段的偏移量,把它们合在一起可在该内存段内取到下次要执行的指令。 段寄存器SS指向用于堆栈的内存段,SP是用来指向该堆栈的栈顶,把它们合在一起可访问栈顶单元。另外,当偏移量用到了指针寄存器BP,则其缺省的段寄存器也是SS,并且用BP可访问整个堆栈,不仅仅是只访问栈顶。 段寄存器DS指向数据段,ES指向附加段,在存
  • 推荐回答:段寄存器 段寄存器是因为对内存的分段管理而设置的。16位CPU有四个段寄存器,所以,其程序可同时访问四个不同含义的段。 段寄存器CS指向存放程序的内存段,IP是用来存放下条待执行的指令在该段的偏移量,把它们合在一起可在该内存段内取到下次要执行的指令。 段寄存器SS指向用于堆栈的内存段,SP是用来指向该堆栈的栈顶,把它们合在一起可访问栈顶单元。另外,当偏移量用到了指针寄存器BP,则其缺省的段寄存器也是SS,并且用BP可访问整个堆栈,不仅仅是只访问栈顶。 段寄存器DS指向数据段,ES指向附加段,在存 >>
  • 来源:www.zhishizhan.net/xiaozhishi/158986.html
  • 这个学期开始学FPGA开发,使用的开发板是Nexys3,硬件编程语言是Verilog。苦于之前一直没有找到很好的代码学习资料,于是在这里将自己写过的一些相对简单的代码整理了一下分享开来,希望能对各位初学者有所帮助。   本文提供的Verilog代码都是属于Demo级别的,不过限于本人水平,也不免会有一些瑕疵,这里仅供参考,还请各位慎思!(博学、审问、慎思、明辨、笃行。 我的校训啊!)   如果各位还想学习更加复杂的Verilog project,请持续关注我以后的博客更新。(
  • 这个学期开始学FPGA开发,使用的开发板是Nexys3,硬件编程语言是Verilog。苦于之前一直没有找到很好的代码学习资料,于是在这里将自己写过的一些相对简单的代码整理了一下分享开来,希望能对各位初学者有所帮助。 本文提供的Verilog代码都是属于Demo级别的,不过限于本人水平,也不免会有一些瑕疵,这里仅供参考,还请各位慎思!(博学、审问、慎思、明辨、笃行。 我的校训啊!) 如果各位还想学习更加复杂的Verilog project,请持续关注我以后的博客更新。( >>
  • 来源:www.cfanz.cn/index.php?c=article&a=read&id=222654
  •       图4是倒计时器检测控制电路的简化电路原理图,89C51控制74HC595实现笔段的静态显示控制,三极管TIP41C作为段驱动器。红、绿两色显示切换用89C51 I/O控制,用两个大功率三极管TIP127(加散热片)实现。   74HC595是具有8位移位寄存器、带三态锁存输出的逻辑芯片。输出口具有较强的驱动能力,QA~QH为±35mA,QH′为±25mA。89C51通过I/O控制74HC595实现笔段的静态显示,节省MCU的I/O端口。74HC595管脚
  •      图4是倒计时器检测控制电路的简化电路原理图,89C51控制74HC595实现笔段的静态显示控制,三极管TIP41C作为段驱动器。红、绿两色显示切换用89C51 I/O控制,用两个大功率三极管TIP127(加散热片)实现。   74HC595是具有8位移位寄存器、带三态锁存输出的逻辑芯片。输出口具有较强的驱动能力,QA~QH为±35mA,QH′为±25mA。89C51通过I/O控制74HC595实现笔段的静态显示,节省MCU的I/O端口。74HC595管脚 >>
  • 来源:meng.cecb2b.com/info/20120417/34998_3.html
  • 移位寄存器 移位寄存器不仅有存放数码而且有 的功能。 下图是由JK触发器组成的四位移位寄存器  下图是由维持阻塞型D触发器组成的四位移位寄存器。它既可并行输入(输入端为,)/串行输出(输出端为),又可串行输入(输入端为D)/串行输出。    下图所示的是应用于加法器中的一种。图中,,,是三个n位的移位寄存器,和是并行输入/串行输出,是串行输入/并行输出。  
  • 移位寄存器 移位寄存器不仅有存放数码而且有 的功能。 下图是由JK触发器组成的四位移位寄存器 下图是由维持阻塞型D触发器组成的四位移位寄存器。它既可并行输入(输入端为,)/串行输出(输出端为),又可串行输入(输入端为D)/串行输出。   下图所示的是应用于加法器中的一种。图中,,,是三个n位的移位寄存器,和是并行输入/串行输出,是串行输入/并行输出。   >>
  • 来源:eelab.sjtu.edu.cn/dg/wlkc/netpages/d22_2_2.htm
  • 下面便以以下的程序来讲解指令的使用,用I0.2的上升沿来执行移位寄存器指令,那么就是一个扫描周期移一位的,指令中V100.0是移位寄存器的最低位,I0.3里面存的是0或1的数值,指令指定是移位加的,移位寄存器的长度是4。我们结合下面的时序图和移位的图来看,若V100为0000 0101,因为移位寄存器的长度是4,那么只有0101,当I0.
  • 下面便以以下的程序来讲解指令的使用,用I0.2的上升沿来执行移位寄存器指令,那么就是一个扫描周期移一位的,指令中V100.0是移位寄存器的最低位,I0.3里面存的是0或1的数值,指令指定是移位加的,移位寄存器的长度是4。我们结合下面的时序图和移位的图来看,若V100为0000 0101,因为移位寄存器的长度是4,那么只有0101,当I0. >>
  • 来源:blog.sina.com.cn/s/blog_8d586f570102veg4.html
  • 基于上述基本原理,将这种移位寄存器结构扩展到整个FFT系统的各级,可以发现各级使用的移位寄存器数量是递减的。现使用一个8点结构来进行说明。 如图3所示,数据由输入l和输入2进入第一级。通过开关进行选通控制。由于是N=8的运算,所以各级分别加入4级、2级和1级的移位寄存器。
  • 基于上述基本原理,将这种移位寄存器结构扩展到整个FFT系统的各级,可以发现各级使用的移位寄存器数量是递减的。现使用一个8点结构来进行说明。 如图3所示,数据由输入l和输入2进入第一级。通过开关进行选通控制。由于是N=8的运算,所以各级分别加入4级、2级和1级的移位寄存器。 >>
  • 来源:xilinx.eetop.cn/viewnews-146
  • 接下来结合CRC-4/GICREN的硬件模型分析CRC的物理现象。假设即将输入CRC-4/GICREN的比特数据为X、当前CRC的运算结果为ABCD以及X ^ A = E(此处的"^"为异或符号),注意:A、B、C、D、E及X均为二进制数,通过上述的硬件模型可得新的CRC运算结果。为便于表达,采用表格形式体现整个运算及变换的过程,如表1-1: 用文字表达上述等效模型为: 1.
  • 接下来结合CRC-4/GICREN的硬件模型分析CRC的物理现象。假设即将输入CRC-4/GICREN的比特数据为X、当前CRC的运算结果为ABCD以及X ^ A = E(此处的"^"为异或符号),注意:A、B、C、D、E及X均为二进制数,通过上述的硬件模型可得新的CRC运算结果。为便于表达,采用表格形式体现整个运算及变换的过程,如表1-1: 用文字表达上述等效模型为: 1. >>
  • 来源:www.51hei.com/bbs/dpj-93053-1.html
  • 图 2. 调用Modbus RTU 主站读写子程序 各参数意义如下: a. EN 使能: 同一时刻只能有一个读写功能(即 MBUS_MSG)使能 注意:建议每一个读写功能(即 MBUS_MSG)都用上一个 MBUS_MSG 指令的 Done 完成位来激活,以保证所有读写指令循环进行(见例程)。 b. First 读写请求位: 每一个新的读写请求必须使用脉冲触发 c.
  • 图 2. 调用Modbus RTU 主站读写子程序 各参数意义如下: a. EN 使能: 同一时刻只能有一个读写功能(即 MBUS_MSG)使能 注意:建议每一个读写功能(即 MBUS_MSG)都用上一个 MBUS_MSG 指令的 Done 完成位来激活,以保证所有读写指令循环进行(见例程)。 b. First 读写请求位: 每一个新的读写请求必须使用脉冲触发 c. >>
  • 来源:m.gkong.com/bbs/166464.ashx
  • 首次循环时开始时,根据LABVIEW数据流的控制方式,从左侧寄存器单元读取SR寄存器的当前值。由于所有SR单元初始化为0,所以首次读取的SR单元值均为0。当循环结束时,输入数组的首个元素2进入SR的数据输入端,同时进行移位操作。以后每次循环依次类推。表格1详细说明了每次循环前后SR单元中存储值的变化情况。
  • 首次循环时开始时,根据LABVIEW数据流的控制方式,从左侧寄存器单元读取SR寄存器的当前值。由于所有SR单元初始化为0,所以首次读取的SR单元值均为0。当循环结束时,输入数组的首个元素2进入SR的数据输入端,同时进行移位操作。以后每次循环依次类推。表格1详细说明了每次循环前后SR单元中存储值的变化情况。 >>
  • 来源:blog.csdn.net/lz2906190/article/details/38870277?locationNum=9
  • 为了说明设计方案,以一个宽度为4位、深度为1的基本CAM存储单元为例。利用这样一个基本存储单元,通过适当级联,可以构成任意字宽和深度的CAM。该基本单元采用一个16位的移位寄存器、一个4位的比较器,外加16位的计数器和一个"二选一"的选择器构成。如图2所示。 500)this.style.
  • 为了说明设计方案,以一个宽度为4位、深度为1的基本CAM存储单元为例。利用这样一个基本存储单元,通过适当级联,可以构成任意字宽和深度的CAM。该基本单元采用一个16位的移位寄存器、一个4位的比较器,外加16位的计数器和一个"二选一"的选择器构成。如图2所示。 500)this.style. >>
  • 来源:lunwen.freekaoyan.com/ligonglunwen/dianzi/20080218/120329669280790.shtml
  • 移位寄存器 移位寄存器不仅有存放数码而且有 的功能。 下图是由JK触发器组成的四位移位寄存器  下图是由维持阻塞型D触发器组成的四位移位寄存器。它既可并行输入(输入端为,)/串行输出(输出端为),又可串行输入(输入端为D)/串行输出。    下图所示的是应用于加法器中的一种。图中,,,是三个n位的移位寄存器,和是并行输入/串行输出,是串行输入/并行输出。  
  • 移位寄存器 移位寄存器不仅有存放数码而且有 的功能。 下图是由JK触发器组成的四位移位寄存器 下图是由维持阻塞型D触发器组成的四位移位寄存器。它既可并行输入(输入端为,)/串行输出(输出端为),又可串行输入(输入端为D)/串行输出。   下图所示的是应用于加法器中的一种。图中,,,是三个n位的移位寄存器,和是并行输入/串行输出,是串行输入/并行输出。   >>
  • 来源:eelab.sjtu.edu.cn/dg/wlkc/netpages/d22_2_2.htm