• 在图 5-93 的窗口中,可以进行模型文件到 VHDL 文件的转换、综合和适配,上述的过程,在 5.2.3节已经讲过,这里遵循相同的步骤,设置参照图 5-93,Main Clock 设为20ns,即 50MHz, 。用户可以单步执行步骤 1、2 和3,也可以点击 Execute steps1,2 and 3 一步执行。  如果转换、综合和适配都通过了,就可以进行时序的仿真了。启动 Quartus II,打开SignalCompiler 转化生成的硬件工程(在模型文件所在的文件夹中) 。对该工程进行编译,编
  • 在图 5-93 的窗口中,可以进行模型文件到 VHDL 文件的转换、综合和适配,上述的过程,在 5.2.3节已经讲过,这里遵循相同的步骤,设置参照图 5-93,Main Clock 设为20ns,即 50MHz, 。用户可以单步执行步骤 1、2 和3,也可以点击 Execute steps1,2 and 3 一步执行。 如果转换、综合和适配都通过了,就可以进行时序的仿真了。启动 Quartus II,打开SignalCompiler 转化生成的硬件工程(在模型文件所在的文件夹中) 。对该工程进行编译,编 >>
  • 来源:ptpress.eefocus.com/book/08-11/583811276058866_5.html
  •   可以通过串行数据接口,在70至1280范围内进行数字式增益编程。增益调整可以先在电路内进行完全仿真,然后利用可靠的Polyfuse技术进行永久性编程。输出失调电压也可以进行数字式编程,它是电源电压的比率。AD8556的VNEG、VPOS、FILT和VCLAMP引脚上还内置有EMI滤波器。   除了极低输入失调电压、低输入失调电压漂移和极高的直流与交流共模抑制比(CMRR)外,AD8556的输入引脚处还提供一个上拉电流源,并在VCLAMP引脚处提供一个下拉电流源,以便进行开路和短路故障检测。低通滤波功
  •   可以通过串行数据接口,在70至1280范围内进行数字式增益编程。增益调整可以先在电路内进行完全仿真,然后利用可靠的Polyfuse技术进行永久性编程。输出失调电压也可以进行数字式编程,它是电源电压的比率。AD8556的VNEG、VPOS、FILT和VCLAMP引脚上还内置有EMI滤波器。   除了极低输入失调电压、低输入失调电压漂移和极高的直流与交流共模抑制比(CMRR)外,AD8556的输入引脚处还提供一个上拉电流源,并在VCLAMP引脚处提供一个下拉电流源,以便进行开路和短路故障检测。低通滤波功 >>
  • 来源:parameter.weeqoo.com/2010/9/201091915274211433.html
  • 的变化范围从 2.5V 至 5.1V)。LTC2368-24 仅消耗 21mW (典型值) 功率,并实现了 ±4.5ppm INL (最大值) 和无漏失码 (在 24 位)。 LTC2368-24 具有一个易用的集成型数字平均滤波器,该滤波器能够对 1 至 65536 个转换结果进行实时平均,并显著地把动态范围从 98dB (在 1Msps) 改善至 140dB (在 15.
  • 的变化范围从 2.5V 至 5.1V)。LTC2368-24 仅消耗 21mW (典型值) 功率,并实现了 ±4.5ppm INL (最大值) 和无漏失码 (在 24 位)。 LTC2368-24 具有一个易用的集成型数字平均滤波器,该滤波器能够对 1 至 65536 个转换结果进行实时平均,并显著地把动态范围从 98dB (在 1Msps) 改善至 140dB (在 15. >>
  • 来源:www.linear.com.cn/product/LTC2368-24
  •   摘要:提出了利用多软件平台进行FIR数字滤波器的协同设计,改变了传统的只用硬件电路设计的方法,将整个数字滤波系统的硬件设计趋于软件化,采用Lattice公司的可编程模拟器件ispPAC20和Altera公司的FPGA设计架构整个FIR滤波器实验系统。由于ispPAC20和FPGA器件的高度集成化以及结构的可重构、可编程,使开发人员随时可重复配置满足各种性能要求的滤波器系统,将整个系统变得更小型化、更易于升级维护且更灵活。   0 引言   1992年美国Lattice公司发明了在系统可编程技术,彻底改
  •   摘要:提出了利用多软件平台进行FIR数字滤波器的协同设计,改变了传统的只用硬件电路设计的方法,将整个数字滤波系统的硬件设计趋于软件化,采用Lattice公司的可编程模拟器件ispPAC20和Altera公司的FPGA设计架构整个FIR滤波器实验系统。由于ispPAC20和FPGA器件的高度集成化以及结构的可重构、可编程,使开发人员随时可重复配置满足各种性能要求的滤波器系统,将整个系统变得更小型化、更易于升级维护且更灵活。   0 引言   1992年美国Lattice公司发明了在系统可编程技术,彻底改 >>
  • 来源:www.laogu.com/cms/xw_250674.htm
  • 图4. 脉冲整形滤波器响应。 对于单载波系统,I和Q数字波形在进入DAC之前需要通过脉冲整形滤波器,使所传输的信号在有限带宽内成形。脉冲整形可使用FIR滤波器,滤波器响应如图4所示。为了确保信息逼真度,必须满足对应于符号速率的最小信号带宽。符号速率与压缩视频数据成正比,如下式所示。对于OFDM系统,应使用IFFT将复数数据调制到各个子载波上,使其在有限带宽内传输信号。
  • 图4. 脉冲整形滤波器响应。 对于单载波系统,I和Q数字波形在进入DAC之前需要通过脉冲整形滤波器,使所传输的信号在有限带宽内成形。脉冲整形可使用FIR滤波器,滤波器响应如图4所示。为了确保信息逼真度,必须满足对应于符号速率的最小信号带宽。符号速率与压缩视频数据成正比,如下式所示。对于OFDM系统,应使用IFFT将复数数据调制到各个子载波上,使其在有限带宽内传输信号。 >>
  • 来源:xilinx.eetrend.com/article/10945
  • 滤波器术语 衰减 – 输出信号幅度相对于输入信号幅度降低。 截止频率 – 滤波器的响应降至额定通带纹波以下时的频率。 通带 – 滤波器频率范围,信号通过该范围的衰减量不超过额定值。 阻带 – 滤波器频率范围,信号通过该范围时会发生额定量的衰减。 阻带衰减 – 阻带中的最小衰减量。 通带纹波 – 通带中的实际输出幅度与期望输出幅度的最大偏差。 采样速率 – 系统对输入信号进行采样的速率。 滤波器系数 – 代表滤波
  • 滤波器术语 衰减 – 输出信号幅度相对于输入信号幅度降低。 截止频率 – 滤波器的响应降至额定通带纹波以下时的频率。 通带 – 滤波器频率范围,信号通过该范围的衰减量不超过额定值。 阻带 – 滤波器频率范围,信号通过该范围时会发生额定量的衰减。 阻带衰减 – 阻带中的最小衰减量。 通带纹波 – 通带中的实际输出幅度与期望输出幅度的最大偏差。 采样速率 – 系统对输入信号进行采样的速率。 滤波器系数 – 代表滤波 >>
  • 来源:www.cnblogs.com/shangdawei/p/4845491.html
  • 。本设计对应的滤波器的幅频、相频特性如图3-4所示。  图3-3 FDAtool设计界面  图3-4 32阶线性相位线性滤波器幅频、相频特性(归一化截止频率为0.3) 3.3 线性滤波器电路软件设计及模拟仿真 本设计利用MATLAB可视化图形编辑工具,结合DSP Builder软件先画出课题所设计的线性相位的线性滤波器硬件电路结构图,如图3-5所示。同时根据线性滤波器的技术参数,使用MATLAB滤波器设计工具计算出线性滤波器的系数,然后把系数代入结构图中,初步完成线性滤波器的图形编辑。  图3-5 32阶
  • 。本设计对应的滤波器的幅频、相频特性如图3-4所示。 图3-3 FDAtool设计界面 图3-4 32阶线性相位线性滤波器幅频、相频特性(归一化截止频率为0.3) 3.3 线性滤波器电路软件设计及模拟仿真 本设计利用MATLAB可视化图形编辑工具,结合DSP Builder软件先画出课题所设计的线性相位的线性滤波器硬件电路结构图,如图3-5所示。同时根据线性滤波器的技术参数,使用MATLAB滤波器设计工具计算出线性滤波器的系数,然后把系数代入结构图中,初步完成线性滤波器的图形编辑。 图3-5 32阶 >>
  • 来源:www.1-fun.com/design/article/2012-8-26/690-1.html
  • 这一节主要讲解一下转置型FIR滤波器实现。 FIR滤波器的单位冲激响应h(n)可以表示为如下式:  对应转置型结构的FIR滤波器,如图1所示,抽头系数与上一节中讲解直接型FIR滤波器的实例相同,滤波器阶数为10。  图1 可以发现转置型结构不对输入数据寄存,而是对乘累加后的结果寄存,这样关键路径上只有1个乘法和1个加法操作,相比于直接型结构,延时缩短了不少。 综合得到结果如下: Number of Slice Registers: 1 Number of Slice LUTs: 18 Number of
  • 这一节主要讲解一下转置型FIR滤波器实现。 FIR滤波器的单位冲激响应h(n)可以表示为如下式: 对应转置型结构的FIR滤波器,如图1所示,抽头系数与上一节中讲解直接型FIR滤波器的实例相同,滤波器阶数为10。 图1 可以发现转置型结构不对输入数据寄存,而是对乘累加后的结果寄存,这样关键路径上只有1个乘法和1个加法操作,相比于直接型结构,延时缩短了不少。 综合得到结果如下: Number of Slice Registers: 1 Number of Slice LUTs: 18 Number of >>
  • 来源:www.61ic.com/FPGA/Xilinx/201211/45961.html
  •   1.1 主控制器   本系统的主控制器采用三星公司的S3C2410处理器,与电源电路、时钟电路、存储器系统及复位电路共同组成微控制系统。复位电路选用了系统监视复位芯片IMP811S,可提供高效的电源监视功能,确保系统工作正常。   S3C2410是一款基于ARM920内核的16/32位RISC嵌入式处理器微处理器,运行频率可达203 MHz,在此基础上扩展了一系列完整的通用外围接口单元,能够提供高性价比的嵌入式解决方案。S3C2410系统外围接口单元包括支持55个中断源的中断控制器,4路DMA控制器,
  •   1.1 主控制器   本系统的主控制器采用三星公司的S3C2410处理器,与电源电路、时钟电路、存储器系统及复位电路共同组成微控制系统。复位电路选用了系统监视复位芯片IMP811S,可提供高效的电源监视功能,确保系统工作正常。   S3C2410是一款基于ARM920内核的16/32位RISC嵌入式处理器微处理器,运行频率可达203 MHz,在此基础上扩展了一系列完整的通用外围接口单元,能够提供高性价比的嵌入式解决方案。S3C2410系统外围接口单元包括支持55个中断源的中断控制器,4路DMA控制器, >>
  • 来源:www.cali-light.com/b2b/down/show-htm-itemid-2224.html
  • 0 引言 自适应滤波器可广泛应用于系统识别、信号处理和数字通信等许多领域。而超大规模集成电路和FPGA的飞速发展,也促进了自适应滤波技术的进步。此外,由于其对干扰频率不敏感,且其权值调整是基于对系统参数的优化,因此,自适应滤波器仍然越来越多地受到人们的关注。 1 LMS自适应滤波器 1.1 LMS算法 最小均方误差(LMS)算法具有计算量小、易于实现等优点,因此,在实践中被广泛应用。LMS算法的基本思想是调整滤波器自身的参数,使滤波器的输出信号与期望输出信号之间的均方误差最小,并使系统输出为有用信号的最佳
  • 0 引言 自适应滤波器可广泛应用于系统识别、信号处理和数字通信等许多领域。而超大规模集成电路和FPGA的飞速发展,也促进了自适应滤波技术的进步。此外,由于其对干扰频率不敏感,且其权值调整是基于对系统参数的优化,因此,自适应滤波器仍然越来越多地受到人们的关注。 1 LMS自适应滤波器 1.1 LMS算法 最小均方误差(LMS)算法具有计算量小、易于实现等优点,因此,在实践中被广泛应用。LMS算法的基本思想是调整滤波器自身的参数,使滤波器的输出信号与期望输出信号之间的均方误差最小,并使系统输出为有用信号的最佳 >>
  • 来源:www.midiqi.com/knowledge/a44532.html
  • 由表1可见,椭圆滤波器给出的设计阶数比前两种低,而且频率特性较好,过渡带较窄,但是椭圆滤波器在通带上的非线性相位响应最明显。本系统选用椭圆函数滤波器进行设计。 1 原理分析 数字滤波器实际上是一个采用有限精度算法实现的线性非时变离散系统,它的设计步骤为:首先根据实际需要确定其性能指标,再求得系统函数H(z),最后采用有限精度算法实现。  根据需要,本系统的设计指标为:模拟信号采样频率为2MHz,每周期最少采样20点,即模拟信号的通带边缘频率为fp=100kHz,阻带边缘频率fs=1MHz,通带波动Rp不大
  • 由表1可见,椭圆滤波器给出的设计阶数比前两种低,而且频率特性较好,过渡带较窄,但是椭圆滤波器在通带上的非线性相位响应最明显。本系统选用椭圆函数滤波器进行设计。 1 原理分析 数字滤波器实际上是一个采用有限精度算法实现的线性非时变离散系统,它的设计步骤为:首先根据实际需要确定其性能指标,再求得系统函数H(z),最后采用有限精度算法实现。 根据需要,本系统的设计指标为:模拟信号采样频率为2MHz,每周期最少采样20点,即模拟信号的通带边缘频率为fp=100kHz,阻带边缘频率fs=1MHz,通带波动Rp不大 >>
  • 来源:www.ic37.com/htm_news/2008-1/2195_373027.htm
  • 来源:国外电子元器件 作者:王静,鱼云岐 1 引言 实现数字化是控制系统的重要发展方向,而数字信号处理已在通信、语音、图像、自动控制、雷达、军事、航空航天等领域广泛应用。数字信号处理方法通常涉及变换、滤波、频谱分析、编码解码等处理。数字滤波是重要环节,它能满足滤波器对幅度和相位特性的严格要求,克服模拟滤波器所无法解决的电压和温度漂移以及噪声等问题。而有限冲激响应FIR滤波器在设计任意幅频特性的同时能够保证严格的线性相位特性。利用FPGA可以重复配置高精度的FIR滤波器,使用VHDL硬件描述语言改变滤波器的
  • 来源:国外电子元器件 作者:王静,鱼云岐 1 引言 实现数字化是控制系统的重要发展方向,而数字信号处理已在通信、语音、图像、自动控制、雷达、军事、航空航天等领域广泛应用。数字信号处理方法通常涉及变换、滤波、频谱分析、编码解码等处理。数字滤波是重要环节,它能满足滤波器对幅度和相位特性的严格要求,克服模拟滤波器所无法解决的电压和温度漂移以及噪声等问题。而有限冲激响应FIR滤波器在设计任意幅频特性的同时能够保证严格的线性相位特性。利用FPGA可以重复配置高精度的FIR滤波器,使用VHDL硬件描述语言改变滤波器的 >>
  • 来源:www.61ic.com/FPGA/EDA/200901/22233.html
  • 滤波器术语 衰减 – 输出信号幅度相对于输入信号幅度降低。 截止频率 – 滤波器的响应降至额定通带纹波以下时的频率。 通带 – 滤波器频率范围,信号通过该范围的衰减量不超过额定值。 阻带 – 滤波器频率范围,信号通过该范围时会发生额定量的衰减。 阻带衰减 – 阻带中的最小衰减量。 通带纹波 – 通带中的实际输出幅度与期望输出幅度的最大偏差。 采样速率 – 系统对输入信号进行采样的速率。 滤波器系数 – 代表滤波
  • 滤波器术语 衰减 – 输出信号幅度相对于输入信号幅度降低。 截止频率 – 滤波器的响应降至额定通带纹波以下时的频率。 通带 – 滤波器频率范围,信号通过该范围的衰减量不超过额定值。 阻带 – 滤波器频率范围,信号通过该范围时会发生额定量的衰减。 阻带衰减 – 阻带中的最小衰减量。 通带纹波 – 通带中的实际输出幅度与期望输出幅度的最大偏差。 采样速率 – 系统对输入信号进行采样的速率。 滤波器系数 – 代表滤波 >>
  • 来源:www.cnblogs.com/shangdawei/p/4845491.html
  • 引言 近年来,有源滤波器已成为电力系统研究领域中的热点。在各种电力有源滤波器中,基波或谐波检测是一个重要的环节。目前研究最为广泛的基波或者谐波检测方案,是基于瞬时无功功率理沦的谐波检测方法,这种方法要用到低通或高通滤波器,滤波器阶数越高,检测精度越高,动态过程就越长,即存在检测精度和检测实时性的矛盾。而传统的离散傅立叶变换由于固有的一个周期延迟。并且计算量大,被认为不能实时补偿电力系统谐波。 基于数字带通滤波器的谐波检测是一种很好的瞬时谐波检测方法,可以准确有效地从负载电流中分离出基波分量。本文通过分析和
  • 引言 近年来,有源滤波器已成为电力系统研究领域中的热点。在各种电力有源滤波器中,基波或谐波检测是一个重要的环节。目前研究最为广泛的基波或者谐波检测方案,是基于瞬时无功功率理沦的谐波检测方法,这种方法要用到低通或高通滤波器,滤波器阶数越高,检测精度越高,动态过程就越长,即存在检测精度和检测实时性的矛盾。而传统的离散傅立叶变换由于固有的一个周期延迟。并且计算量大,被认为不能实时补偿电力系统谐波。 基于数字带通滤波器的谐波检测是一种很好的瞬时谐波检测方法,可以准确有效地从负载电流中分离出基波分量。本文通过分析和 >>
  • 来源:www.ic37.com/htm_news/2008-1/1946_119776.htm
  • 数字滤波器实际上是一个采用有限精度算法实现的线性非时变离散系统,它的设计步骤为:首先根据实际需要确定其性能指标,再求得系统函数H(z),最后采用有限精度算法实现。 根据需要,本系统的设计指标为:模拟信号采样频率为2MHz,每周期最少采样20点,即模拟信号的通带边缘频率为fp=100kHz,阻带边缘频率fs=1MHz,通带波动Rp不大于0.
  • 数字滤波器实际上是一个采用有限精度算法实现的线性非时变离散系统,它的设计步骤为:首先根据实际需要确定其性能指标,再求得系统函数H(z),最后采用有限精度算法实现。 根据需要,本系统的设计指标为:模拟信号采样频率为2MHz,每周期最少采样20点,即模拟信号的通带边缘频率为fp=100kHz,阻带边缘频率fs=1MHz,通带波动Rp不大于0. >>
  • 来源:www.dzkf.cn/html/EDAjishu/2007/0525/2144.html
  • hThreshold) W(U,V)=0;(1)   其中U,V为数字频域坐标,lThreshold,hThreshold分别为频率下限,频率上限,W(U,V)为富里叶变换系数。算法的复杂度为3N*Log2N+2N+N2,其中N为图像每行像素数(假定图像长宽比为1)。   本系统硬件框图如图3.1。      其中控制寄存器保存带通滤波的滤波器表索引号,详见下面带通滤波器设计部分。双口SDRAM负责存储外部输入的原始数据及经过FFT&IFFT运算后的中间数据。图像输入模块,双口RAM,控制逻辑三者
  • hThreshold) W(U,V)=0;(1)   其中U,V为数字频域坐标,lThreshold,hThreshold分别为频率下限,频率上限,W(U,V)为富里叶变换系数。算法的复杂度为3N*Log2N+2N+N2,其中N为图像每行像素数(假定图像长宽比为1)。   本系统硬件框图如图3.1。      其中控制寄存器保存带通滤波的滤波器表索引号,详见下面带通滤波器设计部分。双口SDRAM负责存储外部输入的原始数据及经过FFT&IFFT运算后的中间数据。图像输入模块,双口RAM,控制逻辑三者 >>
  • 来源:www.studa.net/dianzijixie/100706/09233696.html
  • 3编码电路   ISO/IEC14443标准规定的数据传输速率为106kbps,数据时钟频率为载波频率的128分频。从PCD向PICC传输数据时,若使用TYPEA模式,则应采用修正的密勒(Miller)码,而用TYPEB则可直接使用NRZ(不归零)码,在这两种编码中,修正的密勒码比较复杂。 3.1修正的密勒码编码 TYPEA中定义了如下三种时序:   (1)时序X:该时序将在64/fc处产生一个pause(凹槽);   (2)时序Y:该时序在整个位期间(128/fc)不发生调制;   (3)时序Z:这种
  • 3编码电路   ISO/IEC14443标准规定的数据传输速率为106kbps,数据时钟频率为载波频率的128分频。从PCD向PICC传输数据时,若使用TYPEA模式,则应采用修正的密勒(Miller)码,而用TYPEB则可直接使用NRZ(不归零)码,在这两种编码中,修正的密勒码比较复杂。 3.1修正的密勒码编码 TYPEA中定义了如下三种时序:   (1)时序X:该时序将在64/fc处产生一个pause(凹槽);   (2)时序Y:该时序在整个位期间(128/fc)不发生调制;   (3)时序Z:这种 >>
  • 来源:www.cediy.com/webHtml/Article/comm/401420051127011800.html