• admin 发布于 5年前 (2010-12-24)  基本的mos管的pcell建立 在新建的cellview中进行以下操作 Tools-pcell 先layout出一个最简单的MOS 管 定义channal 长度和宽度L,W: 点击stretch命令进行横向和纵...
  • admin 发布于 5年前 (2010-12-24) 基本的mos管的pcell建立 在新建的cellview中进行以下操作 Tools-pcell 先layout出一个最简单的MOS 管 定义channal 长度和宽度L,W: 点击stretch命令进行横向和纵... >>
  • 来源:www.chiplayout.net/tag/virtuoso
  • ;若干台PC机等。 EDA工具 Cadence、Synopsys等公司EDA工具,覆盖系统级设计到物理级设计的全部流程。  北京大学软硬件协同设计实验室 流片服务 北京大学多项目晶圆中心(MPW中心)定期组织我校教学、科研芯片到中芯国际等芯片加工厂流片(0.13mm-0.35mm)。  北京大学MPW中心服务流程 测试验证平台
  • ;若干台PC机等。 EDA工具 Cadence、Synopsys等公司EDA工具,覆盖系统级设计到物理级设计的全部流程。 北京大学软硬件协同设计实验室 流片服务 北京大学多项目晶圆中心(MPW中心)定期组织我校教学、科研芯片到中芯国际等芯片加工厂流片(0.13mm-0.35mm)。 北京大学MPW中心服务流程 测试验证平台 >>
  • 来源:www.ime.pku.edu.cn/asic/asicold/EDA.htm
  • 本人是南京某211大学在校研究生毕业,现已工作,有专业PCB LAYOUT设计经验。现承接各类PCB设计,硬件原理图设计和PCB布局布线等相关工作。对于高速数字、数模混合、信号完整、电源完整性、EMC/EMI方面有足够的经验和认识。 熟悉软件:Cadence和Altium Designer 合作内容:1、封装绘制,2、PCBLayout 3、Gerber out 4、电路设计 合作宗旨:1、技术保密 2、诚实守信 3、保证质量。4、快速交货 有需要请联系 QQ:2721657254 验证消息请注明:PCB
  • 本人是南京某211大学在校研究生毕业,现已工作,有专业PCB LAYOUT设计经验。现承接各类PCB设计,硬件原理图设计和PCB布局布线等相关工作。对于高速数字、数模混合、信号完整、电源完整性、EMC/EMI方面有足够的经验和认识。 熟悉软件:Cadence和Altium Designer 合作内容:1、封装绘制,2、PCBLayout 3、Gerber out 4、电路设计 合作宗旨:1、技术保密 2、诚实守信 3、保证质量。4、快速交货 有需要请联系 QQ:2721657254 验证消息请注明:PCB >>
  • 来源:nj.58.com/pingmian/15706029785221x.shtml
  • admin 发布于 5年前 (2010-12-24)  基本的mos管的pcell建立 在新建的cellview中进行以下操作 Tools-pcell 先layout出一个最简单的MOS 管 定义channal 长度和宽度L,W: 点击stretch命令进行横向和纵...
  • admin 发布于 5年前 (2010-12-24) 基本的mos管的pcell建立 在新建的cellview中进行以下操作 Tools-pcell 先layout出一个最简单的MOS 管 定义channal 长度和宽度L,W: 点击stretch命令进行横向和纵... >>
  • 来源:www.chiplayout.net/tag/virtuoso
  • 使用过Cadence也有一段时间了,现在对其原理图工具的使用做一小结。 1、多张Page页面时,信号的连接 对于较复杂的设计,一般都会将整个设计细分成各个模块来设计,以便于阅读和管理,这时就会用到多张Page页面。在Capture CIS中,用于信号连接的有三种:网络标号、Hierarchical Port、Off-Page Connector。它们的应用场合各不相同,网络标号通常用于当前Page中的信号连接;Hierarchical Port用于层次设计时各层信号的连接;而Off-Page Connec
  • 使用过Cadence也有一段时间了,现在对其原理图工具的使用做一小结。 1、多张Page页面时,信号的连接 对于较复杂的设计,一般都会将整个设计细分成各个模块来设计,以便于阅读和管理,这时就会用到多张Page页面。在Capture CIS中,用于信号连接的有三种:网络标号、Hierarchical Port、Off-Page Connector。它们的应用场合各不相同,网络标号通常用于当前Page中的信号连接;Hierarchical Port用于层次设计时各层信号的连接;而Off-Page Connec >>
  • 来源:bbs.ednchina.com/BLOG_ARTICLE_3005959.HTM
  • 说明: *若以前安装过此软件,请先将之前与Allegro相关的注册表及环境变量清理干净,再进行上述的安装步骤。 *Allegro16.5版本软件安装方法与此一样。 *本文档只做学习交流使用,勿作其它用途。 补充:怎样更新Allegro补丁 【若电脑未安装Allegro,则先安装好安装包文件,接着安装补丁文件,然后按照上述破解过程来进行操作即可。】 8.
  • 说明: *若以前安装过此软件,请先将之前与Allegro相关的注册表及环境变量清理干净,再进行上述的安装步骤。 *Allegro16.5版本软件安装方法与此一样。 *本文档只做学习交流使用,勿作其它用途。 补充:怎样更新Allegro补丁 【若电脑未安装Allegro,则先安装好安装包文件,接着安装补丁文件,然后按照上述破解过程来进行操作即可。】 8. >>
  • 来源:blog.sina.com.cn/s/blog_e09f5f2b01018qxn.html
  • OrCAD Capture提供了完整的、可调整的原理图设计方法,能够有效应用于PCB的设计创建、管理和重用。将原理图设计技术和PCB布局布线技术相结合,OrCAD能够帮助设计师从一开始就抓住设计意图。不管是用于设计模拟电路、复杂的PCB、FPGA和CPLD、PCB改版的原理图修改,还是用于设计层次模块,OrCAD Capture都能为设计师提供快速的设计输入工具。此外,OrCAD Capture原理图输入技术让设计师可以随时输入、修改和检验PCB设计。
  • OrCAD Capture提供了完整的、可调整的原理图设计方法,能够有效应用于PCB的设计创建、管理和重用。将原理图设计技术和PCB布局布线技术相结合,OrCAD能够帮助设计师从一开始就抓住设计意图。不管是用于设计模拟电路、复杂的PCB、FPGA和CPLD、PCB改版的原理图修改,还是用于设计层次模块,OrCAD Capture都能为设计师提供快速的设计输入工具。此外,OrCAD Capture原理图输入技术让设计师可以随时输入、修改和检验PCB设计。 >>
  • 来源:www.orcad.net.cn/content.aspx?info_lb=75&flag=2
  • 关于串扰我在博客里面,(http://blog.chinaunix.net/uid-24343357-id-3183274.html)有一篇文章是专门说他的,这里不罗嗦了,就是说一下cadence如何仿真串扰,然后我们可以把这个串扰的仿真update constraint 到约束管理器中,不知道为何我这里老是不行,先留个问号吧,以后再解决。
  • 关于串扰我在博客里面,(http://blog.chinaunix.net/uid-24343357-id-3183274.html)有一篇文章是专门说他的,这里不罗嗦了,就是说一下cadence如何仿真串扰,然后我们可以把这个串扰的仿真update constraint 到约束管理器中,不知道为何我这里老是不行,先留个问号吧,以后再解决。 >>
  • 来源:www.blog.chinaunix.net/uid-24343357-id-3275420.html
  • Allegro PCB SI可以对Allegro PCB编辑器的数据库进行读写操作,从而避免可能出现的转换问题,并且允许将约束规则和模型嵌入到电路板设计文件中(见图1)。集成的设计和分析系统关注于从前端到后端的的多网络电路架构的逻辑设计到物理实现。例如,差分对和拓展网络(带有串联匹配的网络)会作为一个电网络进行识别、提取和仿真,无论是在原理图中还是电路板设计中。SigXplorer模块,集成在逻辑设计(原理图)或物理设计(电路板)设计工具中,提供了一个图形化的界面,可以查看由输入输出缓冲器、传输线、过孔等
  • Allegro PCB SI可以对Allegro PCB编辑器的数据库进行读写操作,从而避免可能出现的转换问题,并且允许将约束规则和模型嵌入到电路板设计文件中(见图1)。集成的设计和分析系统关注于从前端到后端的的多网络电路架构的逻辑设计到物理实现。例如,差分对和拓展网络(带有串联匹配的网络)会作为一个电网络进行识别、提取和仿真,无论是在原理图中还是电路板设计中。SigXplorer模块,集成在逻辑设计(原理图)或物理设计(电路板)设计工具中,提供了一个图形化的界面,可以查看由输入输出缓冲器、传输线、过孔等 >>
  • 来源:www.zhengray.com/productshow.php?cid=25&id=42
  • Cadence公司总裁兼CEO Mike Fister 基于前瞻性的考虑和对客户的承诺,从ESL设计考虑如何提升客户的生产力是Cadence当下所欲强调的。C-to-Silicon Compiler是这一考虑的其中一个力作。在Cadence日前的CDNLive!系列全球性技术会议上,Cadence公司高级副总裁兼首席技术官Ted Vucurevich如此推介这一力作: “这一技术由大量来自客户的投入开发而成,例如Hitachi和Renesas。这种高阶综合产品能够让设计师在创建和复用系统级芯
  • Cadence公司总裁兼CEO Mike Fister 基于前瞻性的考虑和对客户的承诺,从ESL设计考虑如何提升客户的生产力是Cadence当下所欲强调的。C-to-Silicon Compiler是这一考虑的其中一个力作。在Cadence日前的CDNLive!系列全球性技术会议上,Cadence公司高级副总裁兼首席技术官Ted Vucurevich如此推介这一力作: “这一技术由大量来自客户的投入开发而成,例如Hitachi和Renesas。这种高阶综合产品能够让设计师在创建和复用系统级芯 >>
  • 来源:www.eaw.com.cn/news/techdisplay/article/20255
  • 当然了从DSP到RAM的数据线是越短越好,但是你是PCB板,不可能靠的很近,肯定有个最小距离的,当然了最大距离也是有限制的,主要就是最大距离,如果你确定了最大线长,那么最小线长也确定了。假设说明一下,你现在确定了最大线长是3600mil,2跟信号见最大延时时间是0.2ns,可以允许的延时时间,2条线的延时时间小于0.
  • 当然了从DSP到RAM的数据线是越短越好,但是你是PCB板,不可能靠的很近,肯定有个最小距离的,当然了最大距离也是有限制的,主要就是最大距离,如果你确定了最大线长,那么最小线长也确定了。假设说明一下,你现在确定了最大线长是3600mil,2跟信号见最大延时时间是0.2ns,可以允许的延时时间,2条线的延时时间小于0. >>
  • 来源:bbs.ednchina.com/BLOG_ARTICLE_3010633.HTM
  • OrCAD EDM提供了原理图进行团队协作和集成数据管理的环境,能够完全集成在OrCAD Capture原理图设计环境中,满足工程师设计团队快速高效的进行设计沟通和设计数据的交付,最大化的提高了多人在线协同设计图纸的能力。 OrCAD Engineering Data Management (EDM)是一个全面的OrCAD Capture PCB原理图设计方案协作和管理环境。OrCAD EDM完全嵌入OrCAD Capture,得益于高效的设计数据管理,让您的工程设计团队在上市时间方面更有优势。该解决方案
  • OrCAD EDM提供了原理图进行团队协作和集成数据管理的环境,能够完全集成在OrCAD Capture原理图设计环境中,满足工程师设计团队快速高效的进行设计沟通和设计数据的交付,最大化的提高了多人在线协同设计图纸的能力。 OrCAD Engineering Data Management (EDM)是一个全面的OrCAD Capture PCB原理图设计方案协作和管理环境。OrCAD EDM完全嵌入OrCAD Capture,得益于高效的设计数据管理,让您的工程设计团队在上市时间方面更有优势。该解决方案 >>
  • 来源:www.bjdihao.com.cn/w/p/cadence-orcad/edm.html
  • 全书以Cadence为平台,介绍了电路设计的基本方法和技巧。全书共15章,内容包括Cadence概述、原理图设计工作平台、原理图编辑环境、原理图设计基础、原理图的绘制、原理图后续处理、原理图的高级设计、创建元件库、创建PCB封装库、Allegro PCB设计平台、PCB设计基础、电路板设计、电路板后期处理、仿真电路原理图设计和仿真电路电路板设计。在介绍的过程中,注意由浅入深,从易到难,各章节既相对独立又前后关联,在介绍的过程中,作者根据自己多年的经验及学习的通常心理,及时给出总结和相关提示,帮助读者及时快
  • 全书以Cadence为平台,介绍了电路设计的基本方法和技巧。全书共15章,内容包括Cadence概述、原理图设计工作平台、原理图编辑环境、原理图设计基础、原理图的绘制、原理图后续处理、原理图的高级设计、创建元件库、创建PCB封装库、Allegro PCB设计平台、PCB设计基础、电路板设计、电路板后期处理、仿真电路原理图设计和仿真电路电路板设计。在介绍的过程中,注意由浅入深,从易到难,各章节既相对独立又前后关联,在介绍的过程中,作者根据自己多年的经验及学习的通常心理,及时给出总结和相关提示,帮助读者及时快 >>
  • 来源:item.zhigou.com/dangdang/q53147696.html
  • 胡仁喜,中国人民解放军军械工程学院机械设计教研室讲师,机械工程博士,主要从事流体动力学分析、机械设计和工程图学教学和研究,精通各种CAD/CAM/CAE软件,国内CAD/CAM/CAE图书策划人和作者,从事CAD/CAM/CAE图书写 作和策划近10年,写作和工程实践经验非常丰富,善于把握读者需求,建立了完整的CAD/CAM/CAE知识体系,很多作品深受业内专家和广大读者的好评。
  • 胡仁喜,中国人民解放军军械工程学院机械设计教研室讲师,机械工程博士,主要从事流体动力学分析、机械设计和工程图学教学和研究,精通各种CAD/CAM/CAE软件,国内CAD/CAM/CAE图书策划人和作者,从事CAD/CAM/CAE图书写 作和策划近10年,写作和工程实践经验非常丰富,善于把握读者需求,建立了完整的CAD/CAM/CAE知识体系,很多作品深受业内专家和广大读者的好评。 >>
  • 来源:product.dangdang.com/1168918494.html
  • 随着电子科技地不断发展,系统不断朝着小型化,高速化的方向前进,而物理尺寸的减小,芯片工作频率的提高,PCB设计者就直接面临各种信号完整性的问题考验。反射、串扰、时序、EMI、电源完整性......等等,这些常常成为工程师们头痛的话题。索服电子拥有多名资深SI工程师,在计算机、通信等相关领域有10多年丰富的实践经验,结合强大的Cadence PCB SI仿真工具,可以为广大客户提供高效率的SI仿真分析和咨询指导服务。
  • 随着电子科技地不断发展,系统不断朝着小型化,高速化的方向前进,而物理尺寸的减小,芯片工作频率的提高,PCB设计者就直接面临各种信号完整性的问题考验。反射、串扰、时序、EMI、电源完整性......等等,这些常常成为工程师们头痛的话题。索服电子拥有多名资深SI工程师,在计算机、通信等相关领域有10多年丰富的实践经验,结合强大的Cadence PCB SI仿真工具,可以为广大客户提供高效率的SI仿真分析和咨询指导服务。 >>
  • 来源:www.sofer.cn/shop_show.php?prodid=478
  • Teranex 3D具有双通道SD/HD和3Gb/s SDI的输入和输出接口,支持双通道4:4:4和单通道3Gb/s SDI 4:4:4等高端制作格式。双通道支持左右眼全分辨率3D处理,而且双眼转换同时进行,从而确保完美同步!处理真正全分辨率双通道3D视频流 时,Teranex 3D可利用Thunderbolt接口连接计算机,并通过一根HDMI电缆采集和播放双通道3D视频流。   不论在哪里,Teranex都是用户指定的处理标准!
  • Teranex 3D具有双通道SD/HD和3Gb/s SDI的输入和输出接口,支持双通道4:4:4和单通道3Gb/s SDI 4:4:4等高端制作格式。双通道支持左右眼全分辨率3D处理,而且双眼转换同时进行,从而确保完美同步!处理真正全分辨率双通道3D视频流 时,Teranex 3D可利用Thunderbolt接口连接计算机,并通过一根HDMI电缆采集和播放双通道3D视频流。 不论在哪里,Teranex都是用户指定的处理标准! >>
  • 来源:www.vijita.com/html/2013/shipinchu_0502/66.html
  •   关于Cadence   Cadence公司成就全球电子设计技术创新,并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、设计方法和服务,来设计和验证用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件、印刷电路板和电子系统。当前EDA设计工具种类繁多,但是很多工具已经不能满足日益复杂的设计需求,工具的稳定性差也考验着工程师的耐心,严重的影响着设计进度。Cadence作为EDA设计工具,几乎覆盖了EDA设计的方方面面,Cadence 16.
  •   关于Cadence   Cadence公司成就全球电子设计技术创新,并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、设计方法和服务,来设计和验证用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件、印刷电路板和电子系统。当前EDA设计工具种类繁多,但是很多工具已经不能满足日益复杂的设计需求,工具的稳定性差也考验着工程师的耐心,严重的影响着设计进度。Cadence作为EDA设计工具,几乎覆盖了EDA设计的方方面面,Cadence 16. >>
  • 来源:soft.aizhan.com/wzzx/21039.html