首页 > fpga的fir抽取滤波器设计-其他基础电路图-电子产品
电路图分享首页

fpga的fir抽取滤波器设计-其他基础电路图-电子产品

图1 抽取滤波器顶层原理图 控制器 控制器是抽取滤波器的核心模块,有两个功能:一是接收输入数据,二是向其它模块发送数据和控制信号。它根据加法器、乘法器和累加器的时序特性,有规律地向加 法器发送抽头数据,向乘法器发送系数,向累加器发送控制信号,让加法器、乘法器和累加器在每个时钟周期都完成指定的任务,从而实现流水线操作。控制器用 VHDL语言描述,用寄存器存放抽头和系数。 加法器 加法器的输入和输出都是18 bit,用VHDL语言描述实现。它有两个工作时钟的延迟,在输入数据准备好的情况下,第一个时钟得出相加
 
图1 抽取滤波器顶层原理图 控制器 控制器是抽取滤波器的核心模块,有两个功能:一是接收输入数据,二是向其它模块发送数据和控制信号。它根据加法器、乘法器和累加器的时序特性,有规律地向加 法器发送抽头数据,向乘法器发送系数,向累加器发送控制信号,让加法器、乘法器和累加器在每个时钟周期都完成指定的任务,从而实现流水线操作。控制器用 VHDL语言描述,用寄存器存放抽头和系数。 加法器 加法器的输入和输出都是18 bit,用VHDL语言描述实现。它有两个工作时钟的延迟,在输入数据准备好的情况下,第一个时钟得出相加 | 宽494x229高 | 显示比例:100% | 查看原图 | 图片来源:diagram.eepw.com.cn
    1. 数字示波器设计方法
    2.  数字示波器设计方法
    3. image.cc362.com 宽590x220高
    1. 思fpga的秒表设计
    2.  思fpga的秒表设计
    3. xilinx.eetrend.com 宽600x468高
    1. 系统级fpga设计与应用/微电子与集成电路技术丛书
    2.  系统级fpga设计与应用/微电子与集成电路技术丛书
    3. images.zxhsd.com 宽480x684高
    1. 深入浅出fpga4数字电路设计基础
    2.  深入浅出fpga4数字电路设计基础
    3. image.unjeep.com 宽600x414高
    1. 二倍频电路的fpga设计
    2.  二倍频电路的fpga设计
    3. pic002.cnblogs.com 宽562x291高
    1. 一种数字iir滤波器设计-数字电路-英飞凌技术社区
    2.  一种数字iir滤波器设计-数字电路-英飞凌技术社区
    3. www.infineonic.org 宽549x644高
    1. 基于fpga的高阶音频均衡滤波器设计
    2.  基于fpga的高阶音频均衡滤波器设计
    3. xilinx.eetrend.com 宽600x356高
    1. fpga交通灯状态机设计
    2.  fpga交通灯状态机设计
    3. image.cc362.com 宽590x220高
    1. 基于fpga的汽车电子设计
    2.  基于fpga的汽车电子设计
    3. myeducs.cn 宽569x172高
    1. 直流电源滤波器设计原则
    2.  直流电源滤波器设计原则
    3. www.aegispb.com 宽318x337高
    1. 基于fpga的ddr3 sdram控制器设计及实现
    2.  基于fpga的ddr3 sdram控制器设计及实现
    3. xilinx.eetrend.com 宽600x282高
  1. 首页
  2. 2
  3. 3
  4. 4
  5. 5
  6. 6
  7. 7
  8. 8
  9. 下一页
 
返回首页 最近更新 最近访问 热门排行
Copyright@2014 www.cwwz.net 版权所有