首页 > fpga的fir抽取滤波器设计-其他基础电路图-电子产品
电路图分享首页

fpga的fir抽取滤波器设计-其他基础电路图-电子产品

图1 抽取滤波器顶层原理图 控制器 控制器是抽取滤波器的核心模块,有两个功能:一是接收输入数据,二是向其它模块发送数据和控制信号。它根据加法器、乘法器和累加器的时序特性,有规律地向加 法器发送抽头数据,向乘法器发送系数,向累加器发送控制信号,让加法器、乘法器和累加器在每个时钟周期都完成指定的任务,从而实现流水线操作。控制器用 VHDL语言描述,用寄存器存放抽头和系数。 加法器 加法器的输入和输出都是18 bit,用VHDL语言描述实现。它有两个工作时钟的延迟,在输入数据准备好的情况下,第一个时钟得出相加
 
图1 抽取滤波器顶层原理图 控制器 控制器是抽取滤波器的核心模块,有两个功能:一是接收输入数据,二是向其它模块发送数据和控制信号。它根据加法器、乘法器和累加器的时序特性,有规律地向加 法器发送抽头数据,向乘法器发送系数,向累加器发送控制信号,让加法器、乘法器和累加器在每个时钟周期都完成指定的任务,从而实现流水线操作。控制器用 VHDL语言描述,用寄存器存放抽头和系数。 加法器 加法器的输入和输出都是18 bit,用VHDL语言描述实现。它有两个工作时钟的延迟,在输入数据准备好的情况下,第一个时钟得出相加 | 宽494x229高 | 显示比例:100% | 查看原图 | 图片来源:diagram.eepw.com.cn
    1. fpga的秒表设计
    2.  fpga的秒表设计
    3. xilinx.eetrend.com 宽600x569高
    1. fpga设计――正弦信号发生器
    2.  fpga设计――正弦信号发生器
    3. s1.51cto.com 宽849x605高
    1. fpga设计中组合电路中if else语句和case语句写完全的
    2.  fpga设计中组合电路中if else语句和case语句写完全的
    3. blog-assets.oss-cn-shanghai.aliyuncs.com 宽616x347高
    1. 基于fpga和dsp builder的fir数字滤波器的基本设计流程和实现方案
    2.  基于fpga和dsp builder的fir数字滤波器的基本设计流程和实现方案
    3. image.cc362.com 宽590x220高
    1. 高通滤波器设计_有源高通滤波器的设计
    2.  高通滤波器设计_有源高通滤波器的设计
    3. img2.jfdown.com 宽720x496高
    1. 切比雪夫高通滤波器设计|
    2.  切比雪夫高通滤波器设计|
    3. www.mwrf.net 宽558x249高
    1. 基于stm32的数字示波器设计方案
    2.  基于stm32的数字示波器设计方案
    3. imgres.roboo.com 宽480x293高
    1. 直流电源滤波器设计原则
    2.  直流电源滤波器设计原则
    3. www.aegispb.com 宽318x337高
    1. 基于mcu fpga模式的rfid读写器设计
    2.  基于mcu fpga模式的rfid读写器设计
    3. pld.eccn.com 宽341x274高
  1. 首页
  2. 2
  3. 3
  4. 4
  5. 5
  6. 6
  7. 7
  8. 8
  9. 下一页
 
返回首页 最近更新 最近访问 热门排行
Copyright@2014 www.cwwz.net 版权所有