首页 > fpga的fir抽取滤波器设计-其他基础电路图-电子产品
电路图分享首页

fpga的fir抽取滤波器设计-其他基础电路图-电子产品

图1 抽取滤波器顶层原理图 控制器 控制器是抽取滤波器的核心模块,有两个功能:一是接收输入数据,二是向其它模块发送数据和控制信号。它根据加法器、乘法器和累加器的时序特性,有规律地向加 法器发送抽头数据,向乘法器发送系数,向累加器发送控制信号,让加法器、乘法器和累加器在每个时钟周期都完成指定的任务,从而实现流水线操作。控制器用 VHDL语言描述,用寄存器存放抽头和系数。 加法器 加法器的输入和输出都是18 bit,用VHDL语言描述实现。它有两个工作时钟的延迟,在输入数据准备好的情况下,第一个时钟得出相加
 
图1 抽取滤波器顶层原理图 控制器 控制器是抽取滤波器的核心模块,有两个功能:一是接收输入数据,二是向其它模块发送数据和控制信号。它根据加法器、乘法器和累加器的时序特性,有规律地向加 法器发送抽头数据,向乘法器发送系数,向累加器发送控制信号,让加法器、乘法器和累加器在每个时钟周期都完成指定的任务,从而实现流水线操作。控制器用 VHDL语言描述,用寄存器存放抽头和系数。 加法器 加法器的输入和输出都是18 bit,用VHDL语言描述实现。它有两个工作时钟的延迟,在输入数据准备好的情况下,第一个时钟得出相加 | 宽494x229高 | 显示比例:100% | 查看原图 | 图片来源:diagram.eepw.com.cn
    1. 基于fpga的高阶音频均衡滤波器设计
    2.  基于fpga的高阶音频均衡滤波器设计
    3. xilinx.eetrend.com 宽600x356高
    1. fpga入门连载37:sram读写测试之时序解读
    2.  fpga入门连载37:sram读写测试之时序解读
    3. www.eechina.com 宽458x250高
    1. 模拟滤波器设计
    2.  模拟滤波器设计
    3. userimage7.360doc.com 宽511x383高
    1. 一种数字iir滤波器设计-数字电路-英飞凌技术社区
    2.  一种数字iir滤波器设计-数字电路-英飞凌技术社区
    3. www.infineonic.org 宽549x644高
    1. 基于fpga的ddr3 sdram控制器设计及实现
    2.  基于fpga的ddr3 sdram控制器设计及实现
    3. xilinx.eetrend.com 宽600x282高
    1. 可穿戴示波器手表设计电路(详细)
    2.  可穿戴示波器手表设计电路(详细)
    3. bbs.16rd.com 宽499x450高
    1. 基于fpga的嵌入式块sram的设计
    2.  基于fpga的嵌入式块sram的设计
    3. xilinx.eetrend.com 宽600x268高
  1. 首页
  2. 2
  3. 3
  4. 4
  5. 5
  6. 6
  7. 7
  8. 8
  9. 下一页
 
返回首页 最近更新 最近访问 热门排行
Copyright@2014 www.cwwz.net 版权所有